Intel Stratix 10 I/O 支持以下功能:
• 單端,非基準電壓和基準電壓 I/O 標準
• 低電壓差分信(LVDS)、 RSDS、 mini-LVDS、 HSTL、 HSUL、 SSTL 和 POD I/O 標準
• 串行器/解串器(SERDES)
• 可編程輸出電流強度
• 可編程擺率
• 可編程總線保持
• 可編程弱上拉電阻器
• DDR4 和 LVDS 輸出緩衝器的可編程預加重
• 可編程 I/O 延遲
• 可編程差分輸出電壓(OD)
• 可編程開漏輸出
• 有校準或無校準的片上串行匹配(RS OCT)
• 片上並行匹配(RT OCT)
• 片上差分匹配(RD OCT)
• 動態掉電 HSTL 和 SSTL 輸入緩衝
• 所有 I/O bank 的動態片上並行匹配
• 內部生成帶有 DDR4 校準的 VREF
Stratix 10
發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章
基於ZYNQ的千兆網項目(1)
朽月
2020-07-07 00:27:42
國產EDA工具Robei與Quartus ii聯合使用(及在Rrobei設計中一些小技巧)
千歌叹尽执夏
2020-07-06 23:12:39
15年後重新使用FPGA
JohnCage
2020-07-06 13:05:55
FPGA的異步復位與同步復位
凌云望远
2020-07-08 03:50:33
FPGA學習筆記---二進制碼、獨熱碼、格雷碼分析對比
qq_511386807
2020-07-07 11:27:29
一鍵清理Quartus工程編譯垃圾
qq_511386807
2020-07-07 11:27:28
關於FPGA時序約束的學習筆記-時序模型的分析
福利屯屯草
2020-07-07 07:39:04
ZYNQ 之PS 和PL 互聯技術之AXI
weiweiliulu
2020-07-07 01:27:27
基於ZYNQ的千兆網項目(3)
朽月
2020-07-07 00:27:42
基於ZYNQ的千兆網項目(2)
朽月
2020-07-07 00:27:42
Verilog的基本語法
模塊是設計的基本單元,在Verilog中包括行爲建模(用於綜合和仿真)和結構建模(用於綜合) 在Verilog中,begin和end充當了C語言中大括號的角色,在這兩個關鍵詞之間是程序的內容部分; 模
enjoymylinux
2020-07-06 20:27:16
一個價值百萬的BUG
知之不如行之
2020-07-06 20:06:42
阿里淘系自研編解碼器包攬兩項世界冠軍!
osc_hzf6peqc
2024-05-14 01:40:19