Intel Stratix 10 I/O 支持以下功能:
• 单端,非基准电压和基准电压 I/O 标准
• 低电压差分信(LVDS)、 RSDS、 mini-LVDS、 HSTL、 HSUL、 SSTL 和 POD I/O 标准
• 串行器/解串器(SERDES)
• 可编程输出电流强度
• 可编程摆率
• 可编程总线保持
• 可编程弱上拉电阻器
• DDR4 和 LVDS 输出缓冲器的可编程预加重
• 可编程 I/O 延迟
• 可编程差分输出电压(OD)
• 可编程开漏输出
• 有校准或无校准的片上串行匹配(RS OCT)
• 片上并行匹配(RT OCT)
• 片上差分匹配(RD OCT)
• 动态掉电 HSTL 和 SSTL 输入缓冲
• 所有 I/O bank 的动态片上并行匹配
• 内部生成带有 DDR4 校准的 VREF
Stratix 10
發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章
基于ZYNQ的千兆网项目(1)
朽月
2020-07-07 00:27:42
国产EDA工具Robei与Quartus ii联合使用(及在Rrobei设计中一些小技巧)
千歌叹尽执夏
2020-07-06 23:12:39
FPGA的异步复位与同步复位
凌云望远
2020-07-08 03:50:33
FPGA学习笔记---二进制码、独热码、格雷码分析对比
qq_511386807
2020-07-07 11:27:29
一键清理Quartus工程编译垃圾
qq_511386807
2020-07-07 11:27:28
关于FPGA时序约束的学习笔记-时序模型的分析
福利屯屯草
2020-07-07 07:39:04
ZYNQ 之PS 和PL 互联技术之AXI
weiweiliulu
2020-07-07 01:27:27
基于ZYNQ的千兆网项目(3)
朽月
2020-07-07 00:27:42
基于ZYNQ的千兆网项目(2)
朽月
2020-07-07 00:27:42
Verilog的基本语法
模塊是設計的基本單元,在Verilog中包括行爲建模(用於綜合和仿真)和結構建模(用於綜合) 在Verilog中,begin和end充當了C語言中大括號的角色,在這兩個關鍵詞之間是程序的內容部分; 模
enjoymylinux
2020-07-06 20:27:16
一个价值百万的BUG
知之不如行之
2020-07-06 20:06:42
阿里淘系自研编解码器包揽两项世界冠军!
osc_hzf6peqc
2024-05-14 01:40:19