[轉帖]FPGA經驗教訓雜談

做FPGA設計的工作也有一段時間了,有過問題迎刃而解的快樂,也有過苦苦尋求結果和答案的痛苦歷程.現在就把我個人曾經在項目中經常遇到的問題和犯的錯誤總結一下.希望對大家有啓示和幫助:

1)FPGA和其他電路的接口部分的時序要處理好,要考慮到信號進入FPGA之前的線路延遲.要想清楚進入FPGA的數據和時鐘的相位關係.

2) 若FPGA設計中,有全數字鎖相環,那麼要用示波器測試一下全數字鎖相環是否鎖定.保證全數字鎖相環時正常工作的

3)扇出很大的信號,儘量使用全局時鐘資源.

4)如果系統的時鐘頻率較高時,儘量採用同步設計.

5)您檢查代碼和硬件電路很常時間都未果時,那麼看看您的FPGA的引腳分配是否有錯誤.我前幾天的一個項目就是有一根SRAM的地址線分配錯了.鬱悶了我一週多.