**
TI高精度實驗室-運算放大器-第十五節-比較器應用
**
比較器的作用是比較兩個模擬輸入 信號並根據該比較生成數字或邏輯 電平輸出。 在本視頻中，我們將討論模擬比較器的 基本功能及其部分主要規格， 其中包括輸入失調電壓或 VOS。
藍色框中所示的輸入級 包含一個 PNP差分放大器。 該差分級的每側都使用 達林頓 PNP 晶體管。 使用達林頓連接晶體管 可增大輸入阻抗，降低輸入偏置電流， 允許共模輸入電壓 向下擴展至 0 伏。 該級中每個晶體管的發射極電路中都具有 電流源，用於設置發射極電流。 差分輸入級中晶體管的集電極 連接到用作動態負載的 NPN 晶體管，如青綠色部分所示。 最後，動態負載級的輸出耦合到 NPN 驅動器和集電極開路輸出級，如紫色 部分所示。 在比較器的正常運行期間， 差分輸入信號+IN 減去 -IN 由輸入差分放大器的電壓 增益進行放大。 該差分級的輸出在 T6 上形成， 並用於打開或關閉輸出級， 具體取決於輸入極性
比較器根據其輸出級設計 分爲兩種主要的類型。 這兩種類型稱爲漏極開路或集電極開路和 推輓，也稱爲漏極-漏極， 我們的集電極-集電極。 集電極開路和集電極-集電極 比較器是使用雙極晶體管構建的。 而漏極開路和漏極-漏極比較器是使用 FET 構建的。 左側的比較器和前一張幻燈片中的 LM139 示例具有集電極開路 輸出以及包含單個 NPN 雙極 晶體管的輸出級。當該晶體管導通時，它會主動地將電流 從集電極灌入到發射極，並將輸出 電壓 VO 下拉至非常接近於接地，即 0 伏。 輸出擺動至接近於接地的 程度取決於集電極-發射極 飽和電壓。 當晶體管關閉時，其集電極看起來 具有高阻抗，對輸出電壓 基本上沒有影響。 在這種情況下，會通過上拉 電阻器從 V+拉取較小的電流， VO 升至 VOH，即我們的邏輯 1。 如果不使用該上拉電阻器，則 VO 可能會浮動至未知狀態。 另一方面，推輓比較器具有 包含一對輸出晶體管的 輸出級。 該晶體管對中的上部或下部晶體管 會導通，並主動拉取或灌入電流，以根據 需要將輸出驅動至高電平或低電平。 在右側的示例中，P 溝道上部 FET 導通，以拉取電流並將輸出 推至高電平。 同時 N 溝道下部 FET 導通， 以灌入電流並將輸出拉至低電平。 該類型的比較器不需要上拉電阻器。
比較器的常見期望功能是生成邏輯“或”， 當其兩個輸入中的 任一個打開時，輸出爲邏輯低電平。 該功能塊通常可以通過將 兩個比較器的輸出連接在 一起來實現。 不過，必須注意使用正確類型的比較器， 我們以後會討論這一點。 讓我們首先考慮左側的電路， 該電路具有兩個輸出連接在一起的推輓器件。 請記住，推輓比較器會主動 拉取或灌入電流，以將其輸出電壓推高或拉低。 您可能已經看出該電路 配置的問題。 但讓我們來分析一下其運行的不同可能性。 如果兩個比較器的輸出都爲高電平， 那麼每個推輓輸出級中的頂部 晶體管會導通，輸出被驅動爲高電平。 類似地，如果兩個輸出都爲低電平， 那麼每個比較器中的底部晶體管會導通， 輸出被驅動爲低電平。 當兩個比較器試圖將輸出驅動爲不同的 狀態時，問題就出現了。 在這種情況下，會發生衝突， 因爲每個比較器都試圖拉取或灌入 電流，以強制輸出變爲不同的電壓。 這會導致出現高電流情況，從而將輸出驅動至 某種不確定的狀態，可能是高電平， 也可能是低電平。 正如您可以想象的那樣， 該情況是不利的，甚至可能損壞器件。 因此，絕對不應以這種方式 將推輓比較器連接在一起。 另一方面，集電極開路或漏極開路 比較器可以在該方法下很好地工作。 請記住，集電極開路或漏極開路比較器的 輸出級是使用單個晶體管 構建的，該晶體管在導通時會將 輸出拉低，在關閉時看起來具有高阻抗。 現在，無論每個輸出上存在哪種 高電平或低電平組合， 都會安全地將輸出驅動至已知狀態。 如果兩個輸出都爲低電平，那麼兩個 輸出晶體管都會導通，將總體輸出 向下拉至大約 0 伏。 如果兩個輸出都爲高電平，那麼兩個 晶體管都關閉，看起來具有高阻抗， 從而允許通過上拉電阻器將輸出向上拉至 邏輯高電平。 如果一個輸出爲高電平，一個輸出爲低電平，那麼 低電平狀態將處於支配地位，因爲與上拉 電阻器可以提供以嘗試將輸出驅動爲高電平的 電流相比，導通的晶體管能夠灌入的電流要大得多， 從而將輸出拉低。 您可以查看右側的真值表，以瞭解 全部四種可能輸入狀態下的邏輯行爲。 正如您可以看到的，這等效於邏輯“或” 功能。 該採用比較器的邏輯“或”實現 通常稱爲線或配置。
第二部分：
主要講解噪聲相關的內容。一般就是通過遲滯來解決。
有些比較器內部自帶幾毫伏的遲滯。
第三部分：
工程師們常常想知道比較器 是否可以成功地與雙電源配合使用。 儘管比較器最經常被顯示和指定單 電源配置， 但它們幾乎總是配置爲雙電源。 該幻燈片顯示了4 個與單電源和 雙電源配合使用的 3.3 伏 集電極開路和推輓輸出比較器示例。 這些配置之間的主要差異在於 輸入和輸出電壓範圍以及輸出 電流行爲。 在左上角，我們具有 一個配置爲單電源的 集電極開路比較器。 當電路的輸出爲邏輯高電平時， 輸出級晶體管關閉，並且上拉 電阻器將電壓上拉至電源。 在該狀態下，比較器的輸出 未消耗電流，沒有電流流過 上拉電阻器。 當輸出被驅動爲低電平，達到 0 伏時， 比較器的輸出級晶體管導通，上拉 電阻器上將具有完整的 3.3 伏電源電壓。 可以通過將電源電壓 除以上拉電阻來計算輸出級中的 電流。 在左下角，我們具有 配置爲雙電源的集電極 開路比較器。 V+ 到 V- 的總電源電壓 仍爲 3.3 伏，唯一的變動 是中位電壓現在等於 0 伏。 現在，V+ 是正1.65 伏，V- 是 負 1.65 伏。 對於該電路，輸入共模範圍和輸出 擺幅範圍跨越負1.65 伏至正 1.65 伏的 電源範圍。 與單電源電路類似，當輸出 爲正 1.65 伏的高電平時， 該配置不需要電流，當輸出爲負 1.65 伏的 低電平時，將灌入電流。 右上角是配置爲單電源的推輓 比較器。 在該情況下，輸出連接到一個負載電阻器。 當比較器的輸出爲 0 伏的低電平時， 輸出電流爲 0，因爲負載上的 電壓爲 0。 當輸出爲 3.3 伏的高電平時， 比較器會拉取電流，該電流大小等於 3.3 伏除以負載電阻。 最後，在右下角，我們具有配置爲雙電源的 推輓比較器。 在該情況下，當比較器 將輸出驅動至正1.65 伏的高電平時， 它必須拉取電流，將輸出驅動至負 1.65 伏的低電平時，它必須灌入電流。
啓動時輸出的不確定性分析。會在比較器電路中遇到的 一個常見問題稱爲啓動輸出狀態不確定性。 啓動狀態不確定性意味着當比較器的 電源電壓升高時，無論輸入信號如何， 輸出都可能會在各種狀態之間來回轉換。 因此，在啓動期間輸出可能會間歇性地 提供虛假或錯誤的狀態， 直到電源電壓達到 比較器的最低額定工作電壓、 器件穩定。 如果比較器後面的電路在啓動期間 更快地激活並且根據來自比較器的 意外輸出狀態進行操作，那麼這可能是一個問題。 此處顯示的電路中使用 TLV3492 說明了 該行爲。 在該示例中，電源電壓 使用鋸齒信號發生器緩慢升高。 以紅色和黑色顯示了兩組 不同的輸入情況。 對於第一種以紅色顯示的情況， 同相輸入上的電壓大於 反相輸入上的電壓， 因此輸出應爲邏輯高電平。 我們可以看到，當電源電壓 從 0 伏升至 3 伏時，輸出狀態實際上 從邏輯低電平轉換爲邏輯高電平，然後再轉換爲邏輯低電平， 然後在電源電壓達到1.5 伏時穩定至邏輯 高電平。 在這一點之後，比較器的輸出 保持在邏輯高電平，這符合預期。 請記住，對於TLV3492，1.5 伏 實際上低於最小電源電壓 要求 1.8 伏。 對於以黑色顯示的第二種 情況，反相輸入電壓 高於同相輸入電壓。 在這種情況下，預期的輸出爲邏輯低電平， 但實際輸出在電源電壓 升高時短暫地轉換爲邏輯高電平。 該不確定啓動行爲是不常見的， 可以在許多比較器中觀察到。
所幸的是，某些更現代的比較器具有 相應的內部電路，可以解決該問題。 例如，TLV3691 具有上電覆位-- 或 POR – 電路，該電路 可在啓動期間強制比較器 輸出爲低電平。 如果我們重複前一張幻燈片中的 電源電壓升高測試，那麼我們 可以觀察到在達到最低 VCC 之前， 比較器輸出一直保持低電平。 這可能是某些可靠啓動行爲 至關重要的應用中的重要功能。
推輓輸出的比較器的一項 重要交流注意事項 稱爲擊穿電流。 這是在特定的條件下從正 電源流向負電源的 電流浪湧。 當比較器輸出的狀態 變化時會產生擊穿電流，此時 此時兩個輸出晶體管都短暫地導通。 這會創建一條從正電源通過 輸出電阻器的導通電阻到達 負電源的電流路徑，從而導致 電源電流中出現短暫的 干擾。 這些干擾可能會影響鄰近的比較器， 尤其是在使用雙封裝或四封裝器件時。 電源干擾還可能會影響連接到 同一電源的鄰近器件， 因爲干擾的頻率相當高， 此時許多器件的電源 抑制不一定很好。 所幸的是，通常可以通過選擇 合適的電源去耦電容器 來解決該問題。 例如，LMC7211 數據表提供了 有關如何爲該目的 選擇電容器的詳細信息。 此外，不要忘記遵循良好的印刷電路板 佈局技巧，這些技巧可以爲電容器 提供低電感路徑。
比較器的另一個常見交流注意事項 是傳播延遲。 這是當輸入變爲其最終輸入電平的 50% 時比較器輸出達到 其最終輸出電平50% 所需的時間。 請注意，指定了兩種傳播延遲 – 一種 針對輸出從低電平到高電平的轉換， 這稱爲 Tp(lh)，另一種針對從高電平到低電平的 轉換，這稱爲 Tp(hl)。 除了傳播延遲，還指定了輸出 波形的上升時間Tr 和下降時間 Tf。 這是輸出從其最終值的 10% 轉換爲其90% 所需的時間。 請注意，由於輸出級晶體管的 大小和阻抗，比較器的傳播 延遲對於上升沿和下降沿可能是 不同的。
第四部分：
其他功能的一個示例是 TLV3011 和 TLV3012 等器件中包含的內部電壓基準。 當您的應用要求您將一個 輸入上的電壓與固定的基準 電壓電平進行比較時，這些 比較器中的內部1.242 伏 精密電壓基準可能會非常有用。 在此處所示的示例中，使用 分壓器將基準電壓調節至 1 伏。 右側的公式顯示瞭如何 計算分壓電阻器的值， 以實現您需要的有效 Vref。 請注意，使用內部基準電壓 來生成 Vref通常比使用 電源要精確得多。
TLV2302 和 TLV2702微功耗比較器 在同一個封裝中包含一個比較器和一個軌至軌 輸入和輸出運算放大器。 TLV2302 是一款漏極開路比較器， 而 TLV2702 是一款推輓輸出比較器。 現在，請注意最好避免嘗試將運算 放大器用作比較器，因爲如果您的應用 需要比較器和運算放大器並且最大程度地 縮減印刷電路板的 布板空間至關重要，這些器件是很方便的。
另請注意，這些器件具有 2.5 伏 至 16 伏的寬電源電壓範圍， 最高可接受比正電源高 5 伏的 輸入共模電壓，並且包含高達 18 伏的電池反向保護功能。 TL3016 超快推輓比較器 具有豐富的附加功能
首先，它提供互補輸出， 這意味着還提供典型比較器輸出的 反相版本。 這在需要互補信號的 應用中非常有用。 該比較器還具有鎖存使能或 LE 功能。 當 LE 引腳在0 伏和 0.8 伏 之間偏置時，TL3016 將作爲比較器運行。 不過，當 LE 引腳偏置爲 2 伏或更高時， 輸出會鎖存並保持其當前狀態，直到取消鎖存。 當鎖存有效時輸出不會變化， 即使比較器的輸入發生變化也是如此。 右側的仿真波形顯示了 該器件的運行情況。 在 0 納秒至50 納秒的 時間範圍內，鎖存功能禁用， 比較器正常運行。 您還可以在該區域中觀察到 互補輸出 Q 和 QB。 在等於 50 納秒的時間，鎖存引腳 被設置爲高電平，鎖存功能啓用。 從這一點開始，輸出狀態保持 不變，即使輸入信號繼續變化也是如此。
較器時，一個常見的主題 是將運算放大器用作比較器。 這麼做既有優點，也有缺點，我們 現在要對此進行討論。 讓我們首先討論優點。 就工程師希望將運算放大器用作 比較器而言，其最常見原因 或許是可能節省組件成本和縮小 印刷電路板面積。 如果已經在系統的其他位置使用了 雙封裝或四封裝運算放大器並且 某些通道仍可用，那麼爲比較器功能分配任何 剩餘的通道可能更高效。 此外，大多數放大器可提供比比較器 更佳的直流精度。 例如，正如我們在該視頻系列的 第一部分中討論過的， 較低的偏移電壓可以改善比較器跳閘點的精度。 最後，運算放大器輸出的變化率 受氣壓擺率的限制，這在比較器的快速 瞬變產生的電磁干擾或 EMI 是個問題的時候可能是有利的。 現在讓我們來看看將運算放大器用作 比較器的缺點。 首先，大多數運算放大器的 功耗會高於等效的比較器。 此外，輸入鉗位二極管的存在 可能會限制允許的差分輸入電壓， 具體取決於運算放大器拓撲。 在允許的輸入共模電壓範圍 之外運行時，許多非軌至軌運算放大器 會出現問題。 或許最重要的是，運算放大器從飽和 狀態恢復的時間無法確定， 其範圍爲幾百納秒 至毫秒級，從而嚴重影響電路的 時序行爲。 此外，運算放大器的 上升和下降時間受壓擺率的 限制，通常比比較器慢很多。 最後，不存在與漏極開路或 集電極開路比較器等效的運算放大器。 所有運算放大器都會主動拉取或 保持電流，以在負載上創建所需的電壓。 一般而言，運算放大器不在飽和狀態下運行， 而在飽和狀態下運行 正是比較器的設計目標， 也是其優勢所在。
將運算放大器用作比較器的 最大挑戰之一是處理運算放大器的差分 輸入電壓限制。 許多運算放大器，尤其是雙極輸入 運算放大器，在輸入引腳 N+ 和 N- 上 採用了反並聯輸入二極管，也稱爲背對背 輸入二極管。 這些二極管的作用是在存在 大差分輸入電壓時保護輸入晶體管的 基極-發射極結不發生反向 擊穿。 發生擊穿後，晶體管的性能 會嚴重降低，從而導致運算放大器的 偏移電壓、輸入偏置電流和噪聲 特性永久改變。 應避免這種永久性能下降， 因此輸入鉗位將差分輸入電壓限制 在安全的電平。 如果超過限值，那麼鉗位二極管 之一會發生正向偏置， 將電流導向輸入引腳並偏離輸入 晶體管。 常見的具有輸入鉗位的TI 雙極運算放大器包括 OPA209、OPA211、OPA227 和 OPA1611 等。 由於比較器通常會向其輸入端施加較大的 差分電壓，因此雙極運算放大器 通常不適合用作比較器。
此處提供了一些有關與雙極以外的 半導體工藝類型相關的 輸入鉗位是否採用的一般準則。 大多數高電壓CMOS 放大器， 如 OPA171 和 OPA172，具有輸入鉗位。 大多數低電壓CMOS 放大器， 如 OPA325 和 OPA350，不具有輸入鉗位。 JFET 放大器，包括OPA140 和 OPA1641， 不具有鉗位二極管。 最後，斬波放大器具有寄生輸入二極管， 這些二極管的行爲與典型的輸入鉗位結構相同。 相關的示例包括OPA333 和 OPA188。 當然，所有規則都存在例外情況， 因此只應將這些指南用作起點。
