TI高精度實驗室-運算放大器-第九節-低失真運算放大器的設計

TI高精度實驗室-運算放大器-第九節-低失真運算放大器的設計

本課程第一部分講解THD+N的測量方法，第二部分講解運放輸入級失真，第三部分講解運放輸出級失真，第四部分講解外部失真源頭，例如供電、High-K的陶瓷電容、貼片電阻等。
課程目的是：

1. 認清和解釋導致運放電路失真的常見原因；
2. 推薦的解決辦法和“最佳的實踐”來避免這類問題。
   

總諧波失真THD+N是一種指標來衡量不必要的信號的能量大小

主要分爲兩部分：噪聲和諧波。

下面是一個基本的運放電路，上面顯示了失真的來源。

第二部分：
下圖所示是一個簡化的運放內部模型圖，Cc是米勒補償電容。

下面是輸入級，當輸入的差分電壓太大時，導致非線性，原因是內部的電流源無法提供超過一定的電流。

下圖是輸入電流的傳遞函數，可以發現，當差分電壓小的時候才接近於線性。因此，具有較大開環增益的運放擁有更低的輸入失真。

下面討論另一個問題，輸入級帶來的交越失真。當NP兩個mos都在工作的時候，共模會有偏移，導致交越失真。

當按照下面電路進行測試，發現共模輸入阻抗變化的時候，會導致失真的增加。


上述問題的解決辦法，使阻抗匹配。或者使用JFET運放，其輸入阻抗比較低。

下面總結了降低運放輸入失真的解決辦法。

第三部分：
下面展示了兩個運放輸出級的拓撲，右上角的是AB類功放，右下方是共集軌至軌組態。

下面是輸出級的傳輸特性，可以看到在過零點有不連續的發生。

或者NPN和PNP不匹配的時候會造成偶次諧波失真，兩管的特性不一樣，導致上下波形不對稱。

下面是輸出級的交越失真特性。

輸出削波（clipping）

負載效應導致的輸出失真

下面的方式展示瞭如何減小輸出級失真。

第四部分：
下面展示了電源的內阻如何導致了失真。

下面展示了陶瓷電容器（高K，X7R、X5R、Y5V等）帶來的影響。當high-k材料兩端電壓變化時，會導致電容變化，從而導致失真。

下面是貼片電阻的影響。厚膜電阻的電壓變化時，其電阻率也會變化，導致阻值變化。薄膜電阻相對較好，但成本較貴。

下面是ESD二極管的影響導致失真，因爲二極管將汲取非線性電流。

下面是CMOS開關導致的失真。

下面是減小外部失真的方法。