AG256 CPLD是低成本CPLD。這種瞬時接通，非易失性CPLD系列針對通用和低密度邏輯。邏輯密度爲256邏輯單元，採用LQFP-100封裝。
低成本和低功耗CPLD
即時啓動，非易失性標準兼容架構。
全局時鐘網絡中最多4個全局時鐘線，可驅動整個器件。
提供可編程的快速傳播延遲和時鐘到輸出時間。
UFM支持高達256 Kbits的非易失性存儲。
支持3.3V，2.5V，1.8V和1.5V邏輯電平
可編程壓擺率，驅動強度，總線保持，可編程上拉電阻，漏極開路輸出，施密特觸發器和可編程輸入延遲。
內置JTAG及邊界掃描測試（BST）電路投訴與IEEE標準。1149.1-1990
ISP電路符合IEEE標準。1532
3.3V，2.5V，1.8V，1.5V LVCMOS和LVTTL標準
仿真LVDS輸出（LVDS_E_3R）
仿真RSDS輸出（RSDS_E_3R）
中國國產FPGA領導者，欲知更多詳情及開發資料，聯繫[email protected] ，
夏生：+86 135 1007 5296