Zynq UltraScale+ MPSoC的PS有以下主要特點：
一個四核64位ARM Cortex-A53處理器，帶L1和L2級緩存和ECC功能，可單獨上電和關電；
Cache一致性互聯單元爲PS和PL提供雙向Cache一致性保證；
SMMU（系統內存管理）單元用於PS和PL虛擬內存管理；
雙核ARM Cortex-R5F處理器（帶浮點擴展），可運行在鎖步模式或獨立工作模式，包含Cache和帶ECC的存儲，可成對關電；
ARM Mali-400 MP2 GPU用於2D/3D圖形顯示，帶支持一路或兩路4Kp30視頻流的DP接口；
H.265/264視頻編解碼器，10位像素深度下支持4Kp60編解碼；
基於三冗餘處理器的配置和電源管理單元；
DDR控制器支持ECC功能的DDR3/4和LPDDR3/4 SDRAM，Zynq UltraScale+ MPSoC的PS和PL共享SDRAM空間；
硬核外設包括：GigE、USB3.0、SATA3.0、SPI、IIC、CAN、UART和Flash控制器（QSPI-NOR、SD、eMMC、ONFI NAND）。
Zynq UltraScale+ MPSoC的PS由兩個處理子系統構成：雙核Cortex-R5F實時處理子系統，包括低功耗域的鎖步RPU（實時處理單元）；應用子系統含一個基於四核、64位 ARM Cortex-A53 處理器的RPU（應用處理單元），工作在全功耗域。Zynq UltraScale+ MPSoC使用一個獨立的功耗域用於PL和電池供電域（安全祕鑰和實時時鐘）。
基於雙核ARM Cortex-R5F處理器的RPU可工作在鎖步和獨立運行模式。鎖步模式用於安全性要求嚴苛的場合，在鎖步模式下，從處理器輸入延時兩拍提供時間分集。兩個AMR Cortex-R5F處理器版圖在物理上不同以提供物理分集，鎖步檢查邏輯也是冗餘的。RPU有一個獨立的低延時接口到PL，在全功耗域（包括APU）關電的情況下也可以訪問。RPU可以低延時確定性訪問片上內存來用於安全性要求嚴苛的實時服務。低功耗子系統（LPS）包括RPU支持ASIL-C和SIL3標準。全功耗子系統（FPS）包括APU支持 ASIL-B和SIL2標準。
APU、RPU和PL子系統共享內存，Zynq UltraScale+ MPSoC的SMMU提供內存保護並在Boot時爲APU、RPU和PL子系統提供內存分割。片上的DDR控制器提供六個訪問端口供片上多個Master設備共享訪問。DDR控制器提供三種模式的交易：低延時（LL），高吞吐（BE）和實時（RT）。低延時（LL）交易具有最高優先級的仲裁，實時（RT）交易不能超過其延時要求，RT請求帶時間戳和跟蹤功能確保給定延時保證。如果RT交易延時保持在給定要求之下，它被當做高吞吐（BE）交易，當RT時間戳超出延時保證，內存控制器提高RT的優先級到最高級。
多端口的PS-PL互聯支持高達1TB的帶寬，每個Port可支持85Gbps，Port符合AMBA AXI4接口標準，支持128、64或32bit數據位寬訪問。一致性端口符合AMBA ACE Cache一致性協議，提供單向或雙向的Cache一致性保證。
Zynq UltraScale+ MPSoC可以從QSPI、ONFI NAND、SD卡或者eMMC啓動，啓動鏡像和bit文件可以使用4096bit RSA祕鑰簽名（帶384bit SHA-3）。同時還提供片上存儲器用於多重RSA公共祕鑰來支持祕鑰撤回。安全boot支持256bit AES加密，AES祕鑰可以存儲在e-fuse或電池供電備份的RAM中。爲了緩和DPAs，解密只在簽名認證成功後進行。啓動鏡像（或bit文件）加密支持key rolling進一步緩和DPAs。篡解檢測機制檢測供電、片上溫度、時鐘頻率和關鍵的內部和外部接口。如果檢測到篡解事件，安全子系統清除並鎖定系統，只能是再次冷啓動才能恢復。
Zynq UltraScale+ MPSoC有多個電源域，然後更進一步分成多個power islands——on-die power-gated域。每一個APU處理器核都是獨立的power-gated，RPU處理器是成對的power-gated。在FPD電源域上電的時候，每一個APU核都能夠通過power-gate獨立關電，APU L2和RPU緊密耦合內存也是可以獨立關電的。每一個大型外設同樣可以獨立關電。標準的電源管理API允許PMU（電源管理單元）爲APU和RPU提供電源管理服務。
Zynq UltraScale+ MPSoC支持四種電源模式：
① Full-power模式；
② Low-power模式，此時FPD是關閉的；
③ Sleep模式同時DRAM暫停；
④ Power-off模式同時DRAM暫停。