官方参考链接：
ESP32-S2 概述
-
Xtensa 32bit LX7 单核处理器，工作频率高达 240MHz
-
支持 32 位乘法器、32 位除法器
-
320KB SRAM，128KB ROM
-
IEEE 802.11 b/g/n 协议
-
2.4GHz 支持 20MHz 和 40MHz 频宽
-
硬件加密加速器支持 AES、SHA、RSA 算法
-
flash 加密 和 安全启动 secure boot
-
丰富的外设：I2C、I2S、SPI、UART、DAC/ADC、Touch、USB1.1
ESP32-S2 管脚定义
- 类同ESP32，ESP32-S2 只有一个 GND 管脚，即为芯片正下方的 GND 散热焊盘。
- GPIO33、GPIO34、GPIO35、GPIO36、GPIO37 电源阈默认为 VDD3P3_CPU，可通过软件配置为 VDD_SPI。
ESP32-S2 硬件设计相关
1. 电源：
ESP32-S2 电源模块如下图所示：
1）VDD_SPI 可由内置 LDO（1.8V）供电或由 VDD3P3_RTC_IO 通过 Rspi 后供电（3.3V）
2）Deep_Sleep 模式下，为使 flash 漏电流最低，可通过软件关闭 VDD_SPI 电源
1）靠近 Pin20（VDD3P3_RTC）、Pin27（VDD3P3_RTC_IO）、Pin45（VDD3P3_CPU）分别添加 0.1uF 电容
2）靠近 Pin1（VDDA）添加 0.1uF 电容
3）靠近 Pin51&Pin54（VDDA）添加 1uF + 100pF 电容
4）靠近 Pin3&Pin4（VDD3P3）添加 10uF + 1uF + 0.1uF + L（2.0nH，额定电流推荐在 500mA 及以上）+ 0.1uF
5）VDD_SPI 管脚可配置输出 1.8 V（Boot 启动时，需 GPIO45 的值为 1）或输出 3.3 V（Boot 启动时，需 GPIO45 的值为 0，默认状态）给外部电路使用。建议靠近该电源管脚处添加 0.1 µF 及 1 µF 对地滤波电容。当 VDD_SPI 处于 1.8 V 模式时，由 ESP32-S2 内部的 LDO 产生。LDO 能提供的最大电流为 40 mA，输出电压范围为 1.8 V ~ 3.6 V。当 VDD_SPI 处于 3.3 V 模式时，由 VDD3P3_RTC_IO 通过约 5 Ω 电阻直接供电。因此，VDD_SPI 相对VDD3P3_RTC_IO 会有一定电压降。
1）电源入口处添加 ESD 保护器件；
2）供电总电流能力需 > 500mA
2. 复位：
CHIP_PU（电压阈 VDD3P3_RTC_IO），即 ESP-S2 的使能管脚需要晚于系统电源上电，通常建议添加 RC 电路（R=10K，C=0.1uF）。
1）t0，t1 最小值 0.5ms
2）VIL_nRST，芯片复位电压，最大值 0.25VDD
3）VIH_nRST，芯片复位释放电压，最小值 0.75VDD
3. 晶振：
系统时钟：
1）晶振规格 40MHz，±10ppm；推荐该晶振与芯片 gap > 2.0mm
2）无源晶振设计，XTAL_P 预留 0R（初始值）串联电阻
3）有源晶振，通过串联电容（50pF左右）接至 XTAL_P，XTAL_N 悬空。设计上兼容无源晶振方案
4）晶振走线不可打孔，不可跨层；周围禁止 route 高频等干扰信号
RTC 外接时钟：
1）32.768KHz，ESR<=70K
2）5M< R12 < 10M，预留
4. RF：
1）靠近芯片射频管教 Pin2（LNA_IN）预留 CLC matching 电路
2）RF 走线需做 50R 阻抗管控
3）天线靠板边放置，保证馈点离板边最近。周围 15mm 无干涉，净空
5. UART：
1）靠近芯片 Pin48（U0TXD）串联 499R 电阻用于抑制 80MHz 谐波。
2）TX、RX 走线周围包地
6. ADC：
1）靠近芯片管教预留 0.1uF 电容
2）ADC走线包地
7. Touch：
1）靠近芯片管教串联 510R 电阻，用于抑制噪声和干扰。
1）仅 GPIO14（TOUCH14）可做屏蔽电极功能。
8. Flash & PSRAM：
1）芯片与 Flash & PSRAM 间的 SPI 总线建议从芯片端打孔 route 在第三层
2）CLK、DATA 周围尽可能包地
3）VDD_SPI 要与所用 flash 的工作电压匹配。对 3.3V flash，其工作电压一般为 2.7V ~ 3.6V
4）SPI 总线靠近芯片端预留 0R 串联电阻
5）Flash & PSRAM 预留上拉电阻（10K）
9. GPIOs：
1）GPIO18 添加上拉电阻（推荐10K）至 VDD
2）GPIO46 仅能作为输入功能。禁止与上电后为高电平或高低跳变电平的信号互连，防止在下载时出现错误
10. PCB Layout：
芯片 on-board 设计，推荐四层板方案：
L1：主要用于摆件、route 信号
L2：保证完整的地平面
L3：铺地平面及适度走线（射频和晶振下禁止布线）
L4：电源走在此层，星型结构，也可走部分信号线
参考叠层信息如下：
ESP32-S2 Strapping Pins
GPIO45： 控制 VDD_SPI 的输出电压，默认下拉
1）GPIO45 = 0，VDD_SPI 为 3.3V
2）GPIO45 = 1，VDD_SPI 为 1.8V
3）VDD_SPI 电压由 GPIO45 的 strapping 值或 eFuse 中 VDD_SPI_TIEH 决定。eFuse 中 VDD_SPI_FORCE 选择决定方式：0：由 GPIO45 的 strapping 值决定；1：由 eFuse 中 VDD_SPI_TIEH 决定
GPIO0： 控制系统启动模式，默认上拉
1）GPIO0 = 0 & GPIO46 = 0，下载模式
2）GPIO0 = 1 ，SPI 启动模式
3）GPIO46 = 1 且 GPIO0 = 0 不可使用
GPIO46： 控制 ROM Code 打印，默认下拉
1）eFuse 的 UART_PRINT_CONTROL 为
0 时，上电正常打印，不受 GPIO46 控制。
1 时，GPIO46 为 0：上电正常打印；GPIO46 为 1：上电不打印。
2 时，GPIO46 为 0：上电不打印；GPIO46 为 1：上电正常打印。
3 时，上电不打印，不受 GPIO46 控制