verilog testbench 學習筆記

1.數據類型

input  對應的端口應當申明爲 reg,
output 對應的端口申明爲 wire,

2.仿真精度

`timescale 1ns/1ps
前面一個是代表時間單位，後面一個代表仿真時間精度。