FPGA學習中遇到的問題彙總（持續更新）

原創 L_aaron1120 2020-07-01 21:13

1、Error (10028): Can't resolve multiple constant drivers for net "num_b[2]" at Traffic_light_two.v(112)

問題：在多個always塊內對同一個reg操作

發表評論
所有評論
還沒有人評論，想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章

靜態時序分析之TimeQuest篇

靜態時序分析之TimeQuest篇 博主微信：flm13724054952，不懂的有疑惑的也可以加微信諮詢，歡迎大家前來投稿，謝謝！ 引言介紹 無論是芯片設計還是FPGA設計到應用的物理實現，其過程都必須經歷DC過程（從代碼映射到

凌云望远 2020-07-08 03:50:33

zynq 7000 AMP模式 雙裸核CPU同時運行

本實驗通過學習 https://blog.csdn.net/long_fly/article/details/79335025 而來。 從軟件的角度來看，多核處理器的運行模式有三種： AMP（非對稱多進程）：多個核心相對獨立的運行不同的任

leon_zeng0 2020-07-06 09:58:02

zynq 程序固化和啓動

我們前面的例程都是在 SDK 開發環境中用 JTAG 直接下載程序運行，如果開發板斷電，程序就會丟失，如何讓程序能夠在開發板斷電後再上電能重新啓動，這就需要用到應用程序的固化。 ZYNQ7000 SOC 芯片可以從 FLASH 啓動，也可

leon_zeng0 2020-07-06 09:58:02

Zynq的啓動過程及加密

Xilinx公司所有FPGA都採用外部Flash存儲bit流文件，通常是未經加密的二進制代碼—所以直接讀取Flash中的數據即可獲取bit流文件，並可隨意複製產品。在知識產權越受重視的今天，我們需要對bit流文件進行加密以防止非法竊取知識

leon_zeng0 2020-07-06 09:58:02

ZYNQ 7000 AMP模式雙裸核運行 雙方共享內存交互

本文是 zynq 7000 AMP模式 雙裸核CPU同時運行 的繼續。本文主要是上文的基礎上增加通過共享內存的方式，演示2個裸核的交互。 共享內存前先看看內存地址分佈，這個圖取自 ug585 4.1 節 address map 的表4-1

leon_zeng0 2020-07-06 09:58:02

FPGA研發（2） FPGA和他那些小夥伴們 （一） 架構組成。

         通常來講，“一個好漢三個幫”，一個完整的嵌入式系統中由單獨一個FPGA使用的情況較少。通常由多個器件組合完成，例如由一個FPGA+CPU來構成。通常爲一個FPGA+ARM，ARM負責軟件配置管理，界面輸入外設操作等操作，

阿昏豆 2020-07-04 17:51:00

FPGA:跨時鐘域數據交互

收藏大神們的牛貼。以便學習。 爲了實現OV7725視頻採集，同時實時顯示於VGA顯示器，我們需要將捕獲後的數據交給VGA進行實時顯示，但我們卻不能簡單的實現這一功能~~~~(>_<)~~~~，太多人問過我這個問題，今天在這裏總結一下！

ku恼的小孩 2020-07-04 11:59:57

verilog 初學常見語法問題小記

  assign 只能用於net （wire那一掛的）類型的賦值 後接‘=’號 不要用阻塞賦值‘<=’ 任意變量 可以在多個always 或者各種塊中讀 但是隻能在唯一塊中寫 也就是說你要在一塊個裏面完成對一個變量的全部寫操作，說是爲了防

define_mine 2020-07-03 18:18:04

ETH_RGMII 8035調試

1、電路圖 2、手冊上推薦電路 （1）2.5v推薦電路 （2）1.8/1.5推薦電路 3、按照以上電路圖，當映射關係正確時，查上網線，網口兩個指示燈應該一個常亮另一個偶爾會閃爍，即使我們不對PHY通過MDIO接口進行配置，此

深邃的瞳孔 2020-07-03 08:11:50

關於時鐘輸入引腳爲n時的調試

1、在xilinx fpga中，當輸入時鐘爲單端時，手冊上推薦時鐘輸入引腳爲p，當輸入時鐘引腳爲n時會對系統造成什麼樣的影響 2、新建工程 源碼 module clk_test( input wire clk_sys, outpu

深邃的瞳孔 2020-07-03 08:11:50

【FPGA】Robei EDA 常見問題解決 （3）——— include 問題 和模塊例化問題

#懸崖上的花，越芬芳越無常。 今天來解決Robei EDA使用的時候遇到的問題的解決辦法，這個有我自己遇到的，也有別人問我然後我幫着解決的。這幾天剛好有學長來找我寫代碼，要仿真FPGA代碼，結果電腦上的Modelsim好死不死出問

Ninquelote 2020-07-02 19:32:10

Xilinx Petalinux 相關安裝包

最近要學習用xilinx的zynq，需要下載相關的資源。國內的網速實在驚人，在此放一個百度網盤的鏈接，供人下載。 petalinux-v2018.2-final-installer.run xilinx-zc706-v2018.3-fin

_蟾宫客- 2020-07-02 06:49:14

ISE中進行綜合後時序查看

ISE中進行綜合後，查看生成的report，找到Timing Report部分。簡要分析如下： ====================================================================

向前一一步走 2020-07-01 20:57:33

verilog 實現加法器

verilog 實現加法器 （1）半加器的實現 原理：半加器是由兩個一位輸入實現的，與全加器的區別是不帶進位加，相對比較簡單，其邏輯關係爲：  進位輸出：Ci+1=Ai*Bi  和輸出：Si = Ai^Bi       其中*爲與邏輯，

向前一一步走 2020-07-01 20:57:33

克服FPGA I/O引腳分配挑戰(forward)

對於需要在PCB板上使用大規模FPGA器件的設計人員來說，I/O引腳分配是必須面對的衆多挑戰之一。 由於衆多原因，許多設計人員發表爲大型FPGA器件和高級BGA封裝確定I/O引腳配置或佈局方案越來越困難。 但是組合運用多種智能I/O規劃工

yyz1988 2020-07-01 07:12:19