均衡的主要作用就是減小Jitter中ISI部分的影響。前面已經講了ISI產生的原因主要是因爲信道帶寬不足，使脈衝信號經過信道之後產生長長的拖尾。
1.1 CTLE
均衡電路分爲連續時間均衡器和離散時間均衡器。從頻域角度做均衡的電路通常是具有高通特性的模擬電路，所以被稱爲連續時間線性均衡器（CTLE）。其結構通常如下圖所示，其優點是線性度高，並且能對信號提供一定的增益。
業界主流的做法通常會把均衡的功能和提供增益的功能分開，即RX首先是一個VGA對信號幅度進行控制，然後是CTLE提供均衡功能。
對於無源電路，其傳輸函數如下
進而得到零極點和peaking係數
CTLE 因爲以下兩個缺點而並不常用：第一，因爲串聯電阻電容而引入的阻抗不連續性導致接收機端接阻抗匹配網絡設計複雜，必須使用電感來消除阻抗的虛部；第二，因爲無源網絡不提供正的增益，該RC 網絡只是通過降低直流增益從而得到高頻的相對增加，所以這種方法並不提高信噪比。
對於有源電路，傳輸函數如下
增大Cs 可以左移零點，而不改變補償係數的大小，這種方法可以針對不同傳輸速率信號的奈奎斯特頻率的不同進行調整；另一方面增大Rs 可以左移零點並降低DC 增益，但對不改變高頻增益，從而對均衡係數進行調整，以適應不同衰減的信道。
1.2 FFE
以上是從連續時間信號系統的角度去做均衡，其實在TX中輸出的數字信號可以更方便直觀地採用FIR濾波器來做均衡，即FFE（前饋均衡器）。
這裏就引出的preset的概念。PCIE中TX的voltage level和preset level的compliance test都是在發送一串{64’b0, 64’b1}的序列下測量的。下圖並不是標準的測試序列。
- Vb: post-cursor, de-emphasis, = C-1 + C0 + C+1
- Vc: pre-cursor, pre-shoot, = - C-1 + C0 + C+1
- Vd: main-cursor, = + C-1 - C0 + C+1 = 1
- Va = + C-1 + C0
C-1=C+1=0時，Va=Vb，即preset#4
C-1=C+1=-0.125時，Va=0.750, Vb=0.500, Vc=0.750，即P8
PCIE Gen1/2只支持2 tap即C0/C+1，Gen3之後才支持3 tap
1.3 DFE
我們前面討論的CTLE, FFE 都是線性均衡器，這些均衡器最大的缺點在於它們在對信道傳輸函數進行補償的過程中也不可避免地衰減了信號中的低頻能量，並放大了傳輸系統中的高頻噪聲能量，也就是說這些線性均衡器都會導致系統的信噪比惡化。
判決反饋均衡器則是取判決點之後的數字信號，直接把ISI消除，是在數字域對信號做處理，因此不會導致信噪比惡化。
DFE是整個SerDes系統中最複雜的部分，RX的結構也與DFE結構的選取密切相關，常用的結構還有loop-unrollng技術，此處不過多贅述。
