背景：
集成电路设计软件目前在世界上只有几家公司在做，普遍分布在欧美等国家，中国的集成电路设计软件长期依赖于盗版和进口。“工欲善其事，必先利其器”，中国要想大力发展集成电路产业，首先要有自主知识产权的集成电路设计工具。Robei 是一款全新的拥有自主知识产权的集成电路设计工具，不仅具备传统的设计工具的代码编写、编译、仿真功能，更增加了可视化和模块化设计理念，具有模块设计透明化，方便模块重新利用，加快设计进度的特点。（因为很多人不太了解EDA工具，以及Robei,所以笔者在这里引用《7天搞定FPGA-Robei与Xilinx实战》的一段简介对EDA以及Robei做一个简单的解释）
经验浅谈：
Robei相比于Vivado和Quatus来说，入手更简单，可视化，模块化，软件小是一大优点，适用于实验室，因为不需要消耗很长时间来安装软件。在Robei的使用说明书中，只介绍了Robei与Xilinx实战，并没有对Altera做过多的介绍，但是对于初学者来说，使用到Altera的开发板较多，所以难免会使用Quartus ii，这里就给大家分享一点Robei与Quartus ii的联合使用。同时，在Robei的设计中，也有一些隐藏的小技巧，在这里一并分享给大家。（笔者在做设计的时候就没少走弯路，呜呜呜~~，希望能帮到你们）
对于如何使用Robei建立工程以及程序设计，Robei官方有推出教学视频讲的很详细（Robei杯——第四届集创赛），笔者在这里不再赘述。
进入正文：
1、Robei与Quartus ii的联合使用：
首先，打开quartus ii 新建一个工程,选择好路径（记住不能出现中文）并命名，然后进去添加文件页面：
点击右上角的省略号，来对Robei的设计文件进行导入：
注意：Robei的设计文件在verilog文件夹中。在官方的教程中是添加.vf文件，这个文件将设计文件以及一些其他的文件包含在里面，但在这里，笔者不建议直接添加.vf文件，因为这样会出现一些错误比如：会显示顶层模块为定义设计等等。所以笔者建议，添加所有设计文件（.v）文件即可，如果有宏定义文件也一并添加。另外：如果是大型工程，有宏定义文件以及调用IP在插入的时候，注意先后先后顺序，不要随便插，笔者在做设计的时候就出过这个亏，没有按顺序插入，导致编译的时候一直出错。
注意：添加文件后，记得点击Add这样才能将文件添加进工程，然后点击next选择芯片型号。
芯片选择完后，点击Finish完成对新工程的建立。工程画面如下：
点击右上角的勾勾对工程进行编译，当出现左下角的绿色勾勾后，恭喜你，编译成功。图片右边，是工程占用的逻辑单元以及芯片一些信息。接下来，我们需要对工程导入约束文件，注意：Quartus与Vivado不同的是，Vivido是在建立工程的时候，就导入了约束文件，Quartus是在工程建立后，才能导入约束文件。
如何在Quartus导入约束文件，笔者刚接触时，也是找了好久：
按上图点击后出现插入约束文件页面，然后添加.qsf文件，这个文件在Robei工程的constrain文件夹下：
添加文件后，点击工具栏的三角形进行整个工程的综合，当左下角出现五个小绿勾时，恭喜你，你完成了一个工程设计。🔺：这里有个点，我觉得应该提一下，如果直接添加Robei工程文件加的设计文件，在Quqrtus建立后的工程复制到别的电脑，会出现无法查看代码现象，他会显示错误：路径问题。所以笔者在这里建议大家，把Robei的设计文件复制到Quartus工程文件下，这样就解决了这个问题。
2、Robei设计的一些小技巧：
2.1、开发环境选择：
点击setting→FPGA Alt+f，会出现这样一个环境选择页面，在这里可以选择Xilinx或者Altera两大公司，这个功能还不错，在这里也希望Robei能增加一些公司，方便设计者使用。
2.2、宏定义文件的添加：
Robei的宏定义文件添加非常方便，只要在属性栏输入宏定义文件全名即可，比如我在这里添加了一个led.v文件。需要注意的是：如果在字模块添加了宏定义文件，在顶层模块也需要添加，不然编译会报错。
2.3、顶层参数传递：
Robei的顶层参数传递同样在属性栏中，只要在parameters输入代码即可。（顶层参数传递困扰了我最久）
2.4、所有设计代码的查阅：
因为Robei选用可视化，模块化的设计思想，所以在代码区，有很多代码会帮我们写，如果，你想查看全部设计代码，可以点击view→codeview。在这里我们可以看到，这里有对引脚的设计代码，以及我们刚才在属性栏添加的Parameters代码。
总结：Robei还有一些其他的使用技巧，后续有时间的话会补上，由于笔者水平有限，在这里难免会出错，希望大家批评指正，也希望我们的国产EDA越来越好，做出属于自己的“中国芯”。