台部落
註冊
登錄
寫文章
請輸入正確的登錄賬號或密碼
註冊
忘記密碼
推薦
最新
android
mysql
python
算法
java
linux
javascript
數據庫
php
c++
FSM與如何用Verilog語言設計出高效且可綜合的FSM
Daniel雨林
2020-05-12 20:07:27
unpacked value/target cannot be used in assignment
破落之实
2020-05-10 10:48:37
Verilog筆記——檢測輸入的32位數據是否是2的N次方——Quartus與Modelsim仿真
DengFengLai123
2020-04-27 23:48:13
【FPGA課程—實驗設計集綿】
Xin~So
2020-04-27 17:29:04
Verilog中狀態機編碼方式的選擇——FSM有限狀態機——二進制編碼(Binary)、格雷碼(Gray-code)編碼、獨熱碼(One-hot)編碼
DengFengLai123
2020-04-25 21:02:58
芯片設計代碼的一些寫法記錄
谷公子
2020-04-25 09:22:34
單時鐘同步 FIFO 和二時鐘異步 FIFO 的基本原理和實現
wangbowj123
2020-04-22 11:05:07
vivado生成bit流錯誤:Combinatorial Loop Alert
破落之实
2020-04-20 15:12:27
《FPGA至簡設計原理與應用》學習筆記——1位閃爍燈設計
MDYFPGA
2020-04-19 13:16:37
雙向IO口的FPGA實現
family5love
2020-04-01 06:14:55
verilog -:或+:用法
SLAM_masterFei
2020-03-18 07:39:09
verilog使用可綜合的for語句
SLAM_masterFei
2020-03-12 22:38:20
【HDL系列】硬件加法器原理與設計小結
纸上谈芯
2020-03-01 17:31:36
Verilog帶參數的module實例化的方式
xs1326962515
2020-02-25 22:17:41
Verilog學習筆記基本語法篇(四)·········塊語句
xs1326962515
2020-02-25 22:17:41
加载中⋅⋅⋅
1
2
3
4
5
6
7
8
9
10