VHDL鍵盤消抖動電路原理圖及4×4鍵盤完整代碼

消抖動電路(一)

消抖動原理圖

                         消除抖動電路

圖中的做法是,先將按鍵的信號,引致Key腳,其中CP是電路的時鐘脈衝信號(應視爲取樣信號,約爲8ms左右)。Key信號經過兩級的D觸發器延遲後,然後用RS觸發器處理。

此處RS觸發器前端連接與非門的處理原則是:

1、因爲一般人的按鍵速度至多是10次/秒,即一次按鍵時間是100ms,所以按下的時間可估算爲50ms。以取樣信號CP頻率爲8ms,則可取樣到6次。

2、對於不穩定的噪聲在4ms以下,則之多之抽樣一次。

3、上述RS觸發器之前接上AND-NOT之後,則SR的組態僅有:

     

R

DLY_OUT

0

0

 不變

1

1

0

1

0

     即D0爲1,且D0也爲1時,結果S=1,R=0,DLY_OUT纔會輸出1.這代表被取樣的Key信號,能被連續取樣兩次1,所以認定他已是穩定的按下按鈕。

     同理D0爲0,且D0也爲0時,結果S=0,R=1,DLY_OUT纔會輸出0.這代表被取樣的Key信號,能被連續取樣兩次0,所以認定他已是穩定的放掉按鈕。

     同理若是D0爲1,且D1爲0,結果S=0,R=0;DLY_OUT將維持先前的輸出不變。

D0=0,D1=1也是如此。

     總之,必須取樣到兩次1纔會輸出1,兩次0纔會輸出0.

    不過由於電子時鐘的消除抖動,是爲了作時間計數,所以縱使消除之後的圖中的DLY_OUT信號輸出可能時間寬度過長,而導致計數1次以上的錯誤發生,所以加一級微分電路。

注意:1、抖動消除電路所使用的脈衝信號的頻率必須比其它電路使用的脈衝信號的頻率高;通常將掃描電路或LED顯示電路的工作頻率定在24Hz左右,將抖動消除電路的工作頻率定在128Hz左右,兩者的工作頻率是通常的4倍或更高。

     2、要求信號的穩定時間可以由D觸發器的個數和CLK時鐘來決定。

消抖動電路(二)

其實和上面的原理是一樣的,都是通過每個脈衝上升沿取樣,連續幾次取到‘1’才輸出‘1’,連續幾次取到‘0’,才輸出0.

消抖原理2

 

 

詳細代碼下載:  VHDL 4*4鍵盤掃描              http://download.csdn.net/source/935493

                       VHDL鍵盤消抖動電路原理圖   http://download.csdn.net/source/888299

發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章