命令式的仿順序操作
如上圖!結果我們可以把上述的建模精簡到這樣的程度。在這裏筆者把最基本的產生S摩斯密碼和O
摩斯碼的功能集合在函數模塊中。然後模仿高級函數如SSS ... SOS 等,則可以利用命令控制模塊, 根據SSS ... SOS
的執行步驟去控制( 驅動Function_Start_Sig)函數模塊。最後如果要實現SSS ... SOS
等功能,只要根據命令控制模塊的命令(Command_Start_Sig),去調它即可。
function_module.v 關鍵的部分是Function_Start_Sig
的位寬和else if 部分。
Function_Start_Sig
的每一位“位寬”都代表不同的“Start_Sig”。
發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章
FPGA學習筆記---二進制碼、獨熱碼、格雷碼分析對比
qq_511386807
2020-07-07 11:27:29
FPGA學習筆記---時序邏輯與組合邏輯分析比較
qq_511386807
2020-07-07 11:27:28
一鍵清理Quartus工程編譯垃圾
qq_511386807
2020-07-07 11:27:28
FPGA學習筆記---Modelsim使用技巧總結
qq_511386807
2020-07-07 11:27:28
Verilog基礎知識
智小星
2020-06-28 16:13:33
Verilog模塊化設計
智小星
2020-06-28 16:13:32
夏宇聞verilog第十章答案_練習五
源碼: module sel8_1( a0, a1, a2, a3, a4, a5, a6, a7, b, sel ); input [3:0] a0,a1,a2,a3,
Mr_liu_666
2020-06-24 21:52:55
夏宇聞verilog第十章答案_練習一
Mr_liu_666
2020-06-24 20:44:10
夏宇聞verilog第十章答案_練習三
Mr_liu_666
2020-06-24 20:44:10
reg和integer可以相乘嗎_'factorial' already exists; must not be redefined as a function.
Mr_liu_666
2020-06-24 20:44:10
夏宇聞verilog第十章答案_練習六
源碼: module functions( a, b, clk, rst, error, sel ); input [15:0] a; input [1:0] sel; input clk
Mr_liu_666
2020-06-24 20:44:10
夏宇聞verilog第十章答案_練習四
源碼: module blocking_non_blocking( a, b, c, clk, sel ); input clk; input [1:0]sel; input [3:0]a; outp
Mr_liu_666
2020-06-24 20:44:10
Non-blocking assignment in function is illegal_near "end"( endmodul): syntax error, unexpected end.
函數裏面必須阻塞賦值。 函數有endfuction task有endtask case有endcase,不能忘掉
Mr_liu_666
2020-06-24 20:44:10
夏宇聞verilog第十章答案_練習二
Mr_liu_666
2020-06-24 20:44:10
最新文章