zynq中一箇中斷程序分析
轉自:https://blog.csdn.net/husipeng86/article/details/52206439
本文通過分析一箇中斷例程來了解zynq中斷執行過程
基礎知識
ARM體系架構的處理器中通常將低地址32字節作爲中斷向量表,當中斷產生時會執行以下操作:
- 保存處理器當前狀態,設置中斷屏蔽位和各條件標誌位
- 設置當前程序狀態寄存器CPSR中相應位
- 將lr_mode寄存器設置成返回地址
- 跳轉到中斷向量地址執行,從而跳轉到相應的中斷程序中執行
- 執行中斷處理函數內容
- 恢復被屏蔽的中斷屏蔽位
- 返回到被中斷指令的下一條指令處繼續執行
zynq中低32字節作爲中斷向量表,每個中斷佔據4字節,這4字節通常存儲一個跳轉指令,從而跳轉到中斷解析程序中。這低32字節中斷向量表如:
地址 | 中斷類型 | 異常中斷模式 | 優先級 | 說明 |
---|---|---|---|---|
0x00 | 復位中斷 | 特權模式(SVC) | 1 | 系統上電和系統復位或軟復位時產生 |
0x04 | 未定義指令中斷 | 未定義指令中止模式(Undef) | 6 | 當執行的指令不是ARM處理器或協處理器的指令時產生 |
0x08 | 軟件中斷(SWI) | 特權模式(SVC) | 6 | 用戶定義中斷指令,可用於用戶模式下調用特權操作指令 |
0x0c | 指令預取中止 | 中止模式 | 5 | 當預取指令地址不存在或地址不允許當前指令訪問時產生 |
0x10 | 數據訪問中止 | 中止模式 | 2 | 當數據訪問指令的目的地址不存在或地址不允許當前指令訪問時產生 |
0x14 | 保留 | 無 | 無 | 無 |
0x18 | 外部中斷請求(IRQ) | 外部中斷模式 | 4 | 處理器外部中斷請求引腳有效而且CPSR的I位被清除時產生 |
0x1c | 快速中斷請求(FIQ) | 快速中斷模式 | 3 | 處理器外部快速中斷請求引腳有效而且CPSR的F位被清除時產生 |
本內容部分修改自《Xilinx Zynq SoC與嵌入式Linux設計實戰指南——兼容ARM Cortex-A9的設計方法》
例程
vivado中ps部分配置如下圖:
選中Fabric Interrupts和IRQ_F2P[15:0]
連接如下圖:
其中Concat模塊只是簡單的將多個信號合併爲一個總線連接到zynq;而Utility Vector Logic則是執行一些邏輯計算,這裏選擇not邏輯計算。
#include <stdio.h>
#include "platform.h"
#include "xscugic.h"
#include "xil_exception.h"
#define INT_CFG0_OFFSET 0x00000C00
// Parameter definitions
#define SW1_INT_ID 61
#define SW2_INT_ID 62
#define SW3_INT_ID 63
#define INTC_DEVICE_ID XPAR_PS7_SCUGIC_0_DEVICE_ID
#define INT_TYPE_RISING_EDGE 0x03
#define INT_TYPE_HIGHLEVEL 0x01
#define INT_TYPE_MASK 0x03
static XScuGic INTCInst;
static void SW_intr_Handler(void *param);
static int InterruptSystemSetup(XScuGic *XScuGicInstancePtr);
static int IntcInitFunction(u16 DeviceId);
static void SW_intr_Handler(void *param)
{
int sw_id = (int)param;
printf("SW%d int\n\r", sw_id);
}
void IntcTypeSetup(XScuGic *InstancePtr, int intId, int intType)
{
int mask;
intType &= INT_TYPE_MASK;
mask = XScuGic_DistReadReg(InstancePtr, INT_CFG0_OFFSET + (intId/16)*4);
mask &= ~(INT_TYPE_MASK << (intId%16)*2);
mask |= intType << ((intId%16)*2);
XScuGic_DistWriteReg(InstancePtr, INT_CFG0_OFFSET + (intId/16)*4, mask);
}
int IntcInitFunction(u16 DeviceId)
{
XScuGic_Config *IntcConfig;
int status;
// Interrupt controller initialisation
IntcConfig = XScuGic_LookupConfig(DeviceId);
status = XScuGic_CfgInitialize(&INTCInst, IntcConfig, IntcConfig->CpuBaseAddress);
if(status != XST_SUCCESS) return XST_FAILURE;
// Call to interrupt setup
Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT,
(Xil_ExceptionHandler)XScuGic_InterruptHandler,
&INTCInst);
Xil_ExceptionEnable();
// Connect SW1~SW3 interrupt to handler
status = XScuGic_Connect(&INTCInst,
SW1_INT_ID,
(Xil_ExceptionHandler)SW_intr_Handler,
(void *)1);
if(status != XST_SUCCESS) return XST_FAILURE;
status = XScuGic_Connect(&INTCInst,
SW2_INT_ID,
(Xil_ExceptionHandler)SW_intr_Handler,
(void *)2);
if(status != XST_SUCCESS) return XST_FAILURE;
status = XScuGic_Connect(&INTCInst,
SW3_INT_ID,
(Xil_ExceptionHandler)SW_intr_Handler,
(void *)3);
if(status != XST_SUCCESS) return XST_FAILURE;
// Set interrupt type of SW1~SW3 to rising edge
IntcTypeSetup(&INTCInst, SW1_INT_ID, INT_TYPE_RISING_EDGE);
IntcTypeSetup(&INTCInst, SW2_INT_ID, INT_TYPE_RISING_EDGE);
IntcTypeSetup(&INTCInst, SW3_INT_ID, INT_TYPE_RISING_EDGE);
// Enable SW1~SW3 interrupts in the controller
XScuGic_Enable(&INTCInst, SW1_INT_ID);
XScuGic_Enable(&INTCInst, SW2_INT_ID);
XScuGic_Enable(&INTCInst, SW3_INT_ID);
return XST_SUCCESS;
}
int main(void)
{
init_platform();
print("PL int test\n\r");
IntcInitFunction(INTC_DEVICE_ID);
while(1);
cleanup_platform();
return 0;
}
例程修改自z-turn例程
過程分析
查看U585第231頁,可以看到從PL部分輸入的中斷號爲{[91:84],[68:61]}對應IRQ_F2P[15:0],這裏使用IRQ_F2P[2:0],所以纔有SW1_INT_ID到SW3_INT_ID定義爲61到63。
分析中斷執行要從中斷執行開始的中斷向量表開始,查找.org 0
,可以在BSP目錄下\ps7_cortexa9_0\libsrc\standalone_v5_2\src下asm_vectors.s文件中的第64行可以找到,其下便是中斷向量表,作爲IRQ中斷,在中斷向量表中爲第5條(地址:0x18)指令,對應第77行B IRQHandler
,跳轉到IRQHandler標籤,其後第99行再次跳轉到IRQInterrupt,從BSP目錄下\ps7_cortexa9_0\libsrc\standalone_v5_2\src下vectors.c文件中可以找到IRQInterrupt函數,其中調用XExc_VectorTable[XIL_EXCEPTION_ID_IRQ_INT].Handler(XExc_VectorTable[XIL_EXCEPTION_ID_IRQ_INT].Data);
即IRQ中斷最終調用了XExc_VectorTable數組中第XIL_EXCEPTION_ID_IRQ_INT(即5)個成員的Handler函數,並傳入Data作爲參數。
回到以上例程中有Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT,(Xil_ExceptionHandler)XScuGic_InterruptHandler,&INTCInst);
從BSP目錄下\ps7_cortexa9_0\libsrc\standalone_v5_2\src下xil_exception.c中可找到此函數,其將(Xil_ExceptionHandler)XScuGic_InterruptHandler和&INTCInst賦值給XExc_VectorTable第XIL_EXCEPTION_ID_INT(即5)個成員的Handler和Data成員,結合上一段中說明,則IRQ中斷最終執行了:XScuGic_InterruptHandler(&INTCInst)
。
再看以上例程有status = XScuGic_Connect(&INTCInst,SW1_INT_ID,(Xil_ExceptionHandler)SW_intr_Handler,(void *)1);
,可以從BSP目錄下\ps7_cortexa9_0\libsrc\standalone_v5_2\src下xscugic.c中可找到此函數,可以看到(其中InstancePtr對應&INTCInst;Int_Id對應SW1_INT_ID;Handler對應SW_intr_Handler;CallBackRef對應1,當然其它中斷分別爲2,3):
InstancePtr->Config->HandlerTable[Int_Id].Handler = Handler; // 即參數SW_intr_Handler
InstancePtr->Config->HandlerTable[Int_Id].CallBackRef = CallBackRef;// 即參數1
- 1
- 2
即將處理函數(SW_intr_Handler)及其參數(1)放到&INTCInst中,
再次回到IRQ中斷後會執行的XScuGic_InterruptHandler函數(在BSP目錄下\ps7_cortexa9_0\libsrc\standalone_v5_2\src下xscugic_intr.c)中有以下語句:
TablePtr = &(InstancePtr->Config->HandlerTable[InterruptID]);
if(TablePtr != NULL) {
TablePtr->Handler(TablePtr->CallBackRef);
}
- 1
- 2
- 3
- 4
即當TablePtr不爲空時就執行了InstancePtr->Config->HandlerTable[InterruptID]->Handler(InstancePtr->Config->HandlerTable[InterruptID]->CallBackRef);
結合上一段說明即執行了SW_intr_Handler(1)
或參數爲2、3。
綜上,IRQ中斷產生後跳轉到0x18執行B IRQHandler
執行,在IRQHandler下執行bl IRQInterrupt
;在函數IRQInterrupt中XExc_VectorTable[XIL_EXCEPTION_ID_IRQ_INT].Handler(XExc_VectorTable[XIL_EXCEPTION_ID_IRQ_INT].Data);
經過Xil_ExceptionRegisterHandler函數後即XScuGic_InterruptHandler(&INTCInst)
再經過XScuGic_Connect函數這也即SW_intr_Handler(1)
或參數爲2、3。最終IRQ中斷執行了SW_intr_Handler函數。