本系列主要針對有限狀態機進行分析和設計,其中主要包括兩部分:時鐘同步狀態機的分析和時鐘同步狀態機的設計,預計會有五篇文章進行展開,其中介紹一篇,分析和設計分別有兩篇,每一部分都會有相應的實例。
文章目錄
‘SHIT’上最全有限狀態機設計研究(一)-狀態機介紹
‘SHIT’上最全有限狀態機設計研究(二)-時鐘同步狀態機分析1
‘SHIT’上最全有限狀態機設計研究(三)-時鐘同步狀態機分析2
‘SHIT’上最全有限狀態機設計研究(四)-時鐘同步狀態機設計1
‘SHIT’上最全有限狀態機設計研究(五)-時鐘同步狀態機設計2
FSM介紹
有限狀
歡迎大家訂閱我的公衆號,關於FPGA相關資料和新聞我會第一時間更新到公衆號中,謝謝大家!