MBist技術可以自動實現存儲器單元或陣列的RTL級內建自測試電路，MBIST的EDA工具支持多種測試算法的自動實現，可針對一個或多個內嵌存儲器自動創建BIST邏輯，並完成BIST邏輯與存儲器的連接，此外MBIST結構中還可包括故障自動診斷功能，方便了故障定位和開發針對性測試向量。本文將介紹用於嵌入式存儲器設計的MBIST技術，並對其電路結構進行討論。
隨着半導體工藝尺寸不斷縮小，IC設計的規模越來越大，高度複雜的IC產品正面臨着高可靠性、高質量、低成本以及更短的產品上市週期等日益嚴峻的挑戰。一方面隨着半導體工藝尺寸的縮小，嵌入式存儲器可能存在的缺陷類型越來越多；另一方面，隨着IC產品的複雜度的提高，ROM、RAM、EEPROM在IC產品中的比重越來越大。
嵌入式存儲器的可測試設計技術包括直接測試、用嵌入式CPU進行測試和內建自測試技術(MBIST)。
直接測試方法利用自動測試設備進行測試，可以輕易實現多種高質量測試算法，但是這種方法存在着一些不足之處，
- 在ATE機上實現的算法越複雜，對ATE機存儲器的容量要求越高，測試的費用也就越高；
- 在ATE機上不易實現對嵌入式存儲器的“全速”測試，測試時鐘的工作頻率越高，測試成本越高；
- 由於芯片外圍管腳的限制，對芯片內大容量嵌入式存儲器進行直接測試往往不大現實。
利用嵌入式CPU進行測試的好處在於不需要對設計硬件做任何修改，而且測試算法的修改與實現可以通過靈活修改CPU軟件程序完成。但是這種方法也存在缺點，首先是設計中的CPU並沒有和所有的嵌入式存儲器直接相連，其次編寫或修改軟件程序實現測試算法需要耗費大量的人力，另外這種方法還很難對存儲CPU程序的存儲器進行測試。
MBIST技術的缺點是增加了芯片的面積並有可能影響芯片的時序特性，然而，隨着存儲器容量的增加，這種方法所增加的芯片面積所佔的比例相對很小，而且這種測試技術還有很多其它技術優勢。
- 首先它可以實現可測性設計的自動化，自動實現通用存儲器測試算法，達到高測試質量、低測試成本的目的；
- 其次MBIST電路可以利用系統時鐘進行“全速”測試，從而覆蓋更多生成缺陷，減少測試時間；
- 最後它可以針對每一個存儲單元提供自診斷和自修復功能。此外MBIST的初始化測試向量可以在很低成本的測試設備上進行。
所以，從高測試質量、低測試成本的角度考慮，MBIST是目前嵌入式存儲器測試設計的主流技術。
MBIST概述
BIST是一種結構性DFT技術，它將器件的測試結構置於該器件內部。BIST結構可以測試多種類型的電路，包括隨機邏輯器件和規整的電路結構如數據通道、存儲器等。BIST電路視其應用對象不同其實現存在顯著差異，但任何類型的BIST都有共同的用途。BIST結構可以針對目標電路自動生成各種測試向量，並對輸出響應進行比較。目標電路的類型也呈現多樣化特徵，它可以是整個芯片設計，也可以是設計模塊或設計模塊中的某個結構。此外，測試向量生成以及輸出比較電路也可能存在差異。
大型、複雜電路通常包含多處難以測試的邏輯部分，即使就可測試性最好的大型設計而言，也同樣需要耗費大量測試生成時間、佔用大量的ATE存儲器和ATE測試時間，所有這些都是非常昂貴，但對於採用ATPG方法進行測試而言又是必需的。另外，由於存儲器缺陷類型不同於一般邏輯的缺陷類型，存儲器在較大規模設計之中層次較深，ATPG通常不能提供完備的存儲器測試解決方案，而MBIST技術則可以解決這些問題。
BIST能夠在不犧牲檢測質量的前提下提供一種存儲器測試解決方案，在很多情況下，BIST結構可以徹底消除或最大限度減少對外部測試向量生成(以及ATE機存儲器容量)和測試應用時間的需要。設計人員可以在某設計內部執行MBIST電路，並由於MBIST電路鄰近被測試的存儲器而輕易實現全速測試，設計人員也可以從該設計的較高層次運行MBIST流程。
MBIST電路以某項設計中的RAM和ROM模型爲目標。前面已經提到，由於存儲器缺陷類型不同於一般邏輯的缺陷類型，所以檢測RAM和ROM不同於檢測隨機邏輯，MBIST針對檢測RAM和ROM共有的缺陷類型採用了有效的電路和算法。MBIST電路還可以基於各種算法生成多種測試向量，每種測試向量都着重測試一種特定的電路類型或錯誤類型。比較電路具有多種獨特的實現方式，其中包括比較器和標籤分析器。
存儲器電路模型一般由三個基本模塊組成，分別是地址譯碼器、讀/寫控制邏輯以及存儲單元陣列。
MBIST架構
MBIST通常採用一種或多種算法爲測試存儲器一種或多種缺陷類型而特別設計，MBIST電路包括測試向量產生電路、BIST控制電路、響應分析器三部分。
測試向量產生電路可生成多種測試向量，不同的測試算法實現的電路所產生的測試向量內容也不同；BIST控制電路通常由狀態機實現，控制BIST對存儲器的讀寫操作，響應分析器既可以用比較器實現，也可以用壓縮器多輸入移位寄存器(MISR)電路實現，它對照已知正常的存儲器響應，比較實際存儲器模型響應並檢測器件錯誤。
採用比較器實現的MBIST電路如圖3所示，該電路提供兩個標誌輸出信號tst_done和fail_h通知系統測試進程的狀態和結果。tst_done在測試結束時被置爲有效狀態，在測試過程中發現任何錯誤，fail_h信號即置爲有效並保持到測試結束。採用壓縮器實現的MBIST電路如圖4所示，該電路提供了基於MISR的比較技術，測試結束後可以輸出壓縮後的標籤寄存器結果。
通常情況下，MBIST電路不僅可以篩選出失效的器件，還能夠自動分析失效的原因，此時測試數據同時被用來分析定位存儲器失效的具體地址空間。
此外，特殊的MBIST電路還可以提供自診斷和自修復功能。在MBIST電路中引入內建自分析模塊，BIST模塊根據失效的數據和地址等信息輸出相應的控制信號R2R1R0，把系統對存儲器失效地址空間的讀寫操作指向用於自修復冗餘設計。
MBIST電路通常還包括BIST Collar模塊，BIST Collar模塊的內容包括流水處理電路、掃描旁路電路、多路複用器電路和MISR電路等，其中掃描旁路電路最爲常用(圖5)。
MBIST實現與EDA工具
MBIST工具允許設計人員將更多時間花在設計工作中，而不是在有關測試的問題上憂心忡忡。工具已經內建了開發存儲器測試和管理BIST電路所必需的知識，其生成的故障診斷電路允許設計人員對故障數據進行識別和分析。它可以產生相應的testbench，方便對MBIST外圍電路邏輯開展驗證，還可產生相應的自動化腳本文件以有助於邏輯綜合的自動化運行。此外對任何EDA工具來說，要想有效工作就必須能夠適應設計者現有的設計流程，遵循各種行業標準。
MBISTArchitect是Mentor公司提供的MBIST自動化EDA工具。它可以針對一個或多個嵌入式存儲器開發嵌入式測試電路，自動實現存儲器單元或陣列的RTL級內建自測試電路。它支持多種測試算法，可對一個或多個內嵌存儲器自動創建BIST邏輯，並完成BIST邏輯與存儲器的連接，另外還能在多個存儲器之間共享BIST控制器，實現並行測試，從而縮短測試時間並節約芯片面積。MBIST結構中還可以包括故障的自動診斷功能，方便了故障定位和開發針對性的測試向量。