在很大規模的IC設計中，往往會有一些各種各樣的bug出現，不論是在前期design的過程，還是在post silicon流片回來chip的flaw，都會導致chip的功能的失敗，時鐘頻率無法達到期望頻率。
所以，在超大規模集成電路的設計中，DFT就是一門非常重要的方法學，在消費者手中，往往不知道他們的存在，但是在IC工程師眼中，DFT往往會是一個救命的稻草，讓我們在芯片出問題的時候，可以知道從哪下手，找到bug的根源。
在DFT中，有幾種功能，是常常需要用到的。
1. JTAG/1149.1 ：幾乎所有的公司都會用JTAG來做DFT的驗證，在ATE平臺上，通過JTAG接口，將pattern向量通過JTAG接口打入chip，然後驅動chip內部的邏輯，並對chip進行驗證。
2. Boundary Scan：DFT書中的定義boundary scan的方法是將一個模塊所有的PAD接口全部串到chain上，做一個scan，來檢測每個pad是否都可以正常工作。
當pad很多的chip，往往不會只有一條scan chain，往往chip面積比較大的情況下，pad分佈在各個不同的位置，如果做成一條chain，會導致timing violation，並且耗時比較久，debug起來比較困難，PD的佈線也會有很大的問題。
而做成多條scan chain是一個比較好的選擇，將所有的pad分成幾個segment，每次通過寄存器來控制打開哪個segment，測試對應的一條chain。