我使用的是VGA顯示，VGA顯示屏有自適應，在像素允許範圍內，都會顯示在整個屏幕。當分辨率很低時，顯示的像素點就很離散，VGA需要的時鐘頻率較低。
我就採用的640480的分辨率，我嘗試過採用更高分辨率，但是時序不能約束，只好放棄。如果有性能比較好的FPGA可以採用更好分辨率。
下面是VGA時序
a,b,c,d,e和o,p,q,r,s就是上圖時序參數對應的值。只不過，需要注意的是，行同步時序的單位是一個時鐘週期，而場同步時序的單位是一個行週期，簡單理解就是一行對應一列中的一個座標。其中時鐘不一定等於標準值，例如25.175MHZ，採用PLL IP核不能產生25.175MHZ的時鐘，那麼我就使用最接近的25MHZ。106.47MHZ，使用105MHZ。
我這裏有一個自己寫的VGA測試程序，採用的1440900,完全沒有問題，和640*480比起來，普清和藍光的區別。
行同步代碼
場同步代碼
上傳了一份，但是下載要積分。所以，有需要的找我，免費。企鵝號：1757334763
