在高速數字電路系統中，傳輸線上阻抗不匹配會造成信號反射，並出現過沖、下衝和振鈴等信號畸變，而當傳輸線的時延TD大於信號上升時間RT的20％時，反射的影響就不能忽視了，不然將帶來信號完整性問題。減小反射的方法爲；根據傳輸線的特性阻抗在其驅動端串聯電阻使源阻抗與傳輸線阻抗匹配，或者在接收端並聯電阻使負載阻抗與傳輸線阻抗匹配，從而使源反射係數或者負載反射係數爲零。
常用的端接方式爲：串聯端接、簡單的並聯端接、戴維寧端接、RC網絡端接和二極管端接等，如圖所示。下面將分別對這幾種端接方式進行分析。
圖 幾種典型端接方式
（1）串聯端接
如圖（b）所示，串聯端接是指在儘量靠近源端的位置串聯一個電阻RS以匹配信號源的阻抗，使源端反射係數爲零，從而抑制從負載反射回來的信號再從源端反射回負載端。PS加上驅動源的輸出阻抗ZS應等於傳輸線阻抗Zo，即
RS＝ZO-Zs
串聯電阻的值通常選擇在15～75Ω，較多的選擇爲33Ω。
串聯端接的優點在於；
· 每條線只需要一個端接電阻，無須直流電源相連接，因此不消耗過多的電能；
· 當驅動高容性負載時可提供限流作用，這種限流作用可以幫助減小地彈噪聲。
其缺點在於：
· 由於串聯電阻的分壓作用，在走線路徑中間，電壓僅是源電壓的一半，所以不能驅動分佈式負載；
· 由於在信號通路上串聯了電阻，增加了RC時間常數，從而減緩了負載端信號的上升時間，因而不適合於高頻信號通路（如高速時鐘等）。需要注意的是，該串聯電阻必須儘可能地靠近源驅動器的輸出端，並且最好不要在PCB上使用過孔，因爲過孔存在電容和電感。
（2）並聯端接
並聯端接也稱DC並聯端接，這種方式通過在接收器的輸入端（即佈線網絡的末端）連接一個終端電阻Pp（Ap＝Zo）下拉到地或者上拉到直流電源來實現匹配，反射在負載端消除，如圖（c）所示。這種端接方式的優點在於設計簡單、易行，缺點是消耗直流功率，在要求低功耗的便攜式設備中無法使用。此外，這種上拉到電源可以提高驅動器的驅動能力，但會擡高信號的低電平；而下拉到地能提高電流的吸收能力，但會拉低信號的高電平。
（3）戴維寧端接
戴維寧端接即分壓器型端接，如圖（d）所示，它採用上拉電阻Rpl和下拉電阻Rp；構成端接電阻，通過Rp1和Rp2吸收反射。戴維寧終端等效阻抗爲
此阻抗須等於傳輸線特性阻抗Zo以達到最佳匹配。
端接電阻Rpl和Rp2阻值的選取應重點考慮避免設置不合適的負載電壓參考電平，該電平用於高、低邏輯變換點。Rp1／Rp2比值決定邏輯高和低驅動電流的相對比例。Rp1=Rp2時，對高、低邏輯的驅動要求相同；Rpl＜Rp2時，邏輯低對電流的要求比邏輯高大；Rp1＞Rp2時，邏輯高對電流的要求比邏輯低大。
戴維寧端接的優點是：
· 在整個網絡上可與分佈負載一起使用；
·可完全吸收發送的波而消除反射；
· 當無信號驅動線路時，設置線路電壓；
· 特別適用於總線使用。
它的缺點是：
從電源Vcc到地總有一個直流電流存在，導致匹配電阻中有直流功耗，減小了噪聲容限，除非驅動器可提供大的電流。
戴維寧端接方式非常適合高速背板設計、長傳輸線，以及大負載的應用場合，通過兩並聯電阻將負載的電壓級保持在最優的開關點附近，則驅動器可以用較小的功率來驅動總線。
（4）RC網絡端接
RC網絡端接又稱交流負載端接，使用串聯RC網絡作爲端接阻抗可消除網絡末端反射，如圖（c）所示。端接電阻Rp要等於傳輸線阻抗Zo，電容Cp的選擇應保證RC網絡的時間常數應大於傳播延時的兩倍，即“RpCp＞2TD”，通常使用0.1μF的多層陶瓷電容。對於具體設計，通過仿真來確定容值。
交流端接的好處在於電容阻隔了直流通路而不會產生額外的直流功耗，同時允許高頻能量通過而起到了低通濾波器的作用，缺點是RC網絡的時間常數會降低信號的速率。此外，附加電阻和電容佔用板子空間，並增加成本。
（5）二極管端接
如圖（f）所示爲二極管端接方式，將一個二極管串接在傳輸線末端和電源Vcc之間，另一個二極管串接在傳輸線末端和地之間。通常使用肖特基二極管，因爲肖特基二極管具有低的導通電壓。
與其他端接方式不同的是，二極管終端不是試圖匹配傳輸線的特性阻抗以消除反射。當接收端電壓過沖時，二極管開始工作以穩定電壓。雖然它可以預防過沖，但存在兩個缺點：反射仍然存在於系統之中；對高速信號的反映較慢。爲了獲得這種技術的優點，可以配合前面的幾種方法一起使用。
信息來源維庫電子市場網（www.dzsc.com）