FPGA中對多位數據進行打拍延時

通過多維數組的方式，對多位數據進行延拍

parameter Width 	= 3		;
parameter Depth 	= 8		;
wire	[Width-1:0]	w_din	;	//原始數據
reg		[Width-1:0]	r_din_delay[Depth-1:0]	;

genvar gv_i	;
generate
always @(posedge i_sys_clk)
begin
	r_din_delay[0]<=w_din	;
	for(gv_i=1; gv_i<Depth; gv_i = gv_i+1 )
		begin
			r_din_delay[gv_i]<=r_din_delay[gv_i-1];
		end
end
endgenerate