FPGA 超級實用的約束技巧,當時序遇到怎麼編譯都不可行的時候可以考慮用下面的方法

Floorplanning

在vivado中,可以將某一個模塊的代碼固定在某一個範圍內,可以使用Floorplanning功能。

首先完成一次編譯後,選擇open Implemented Design功能,選擇目標模塊,再選擇Draw Pblock功能,可以在右側畫出你想要將其佈局的地方。完成後選擇保存。

注意所選擇的範圍區域的資源足夠模塊代碼使用。

 

 

 

Fix cells

當FPGA時序約束比較困難時,某個模塊的代碼容易出現問題,我們可以首先針對易出現問題的模塊編譯出一個簡易無時序錯誤的版本出來,然後將模塊所有的資源fix,將約束導出來放入原工程中。具體如下:

 

 

 

然後在右側Device中在高亮的地方右鍵,選中Fix Cells,然後保存,vivado會自動保存大量的constraints。

 

注意:最好新建一個constraint文件,將其設爲target,新加的約束會自動保存進去。

 

發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章