經過上面的討論,我們知道了組合邏輯中如果未給所有可能的輸入分配輸出,就是產生鎖存器!
需要注意的是一定是組合邏輯纔會產生鎖存器,時序邏輯永遠不會!
既然我們知道了產生鎖存器的原因,我們自然知道如何規範代碼,爲所有可能的輸入分配輸出,適當地在case中使用default以及在if中使用else並分配輸出值,就可以避免這種情況。
————————————————
版權聲明:本文爲CSDN博主「李銳博恩」的原創文章,遵循CC 4.0 BY-SA版權協議,轉載請附上原文出處鏈接及本聲明。
原文鏈接:https://blog.csdn.net/Reborn_Lee/article/details/106679147
如何避免生成鎖存器?
發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章
基於ZYNQ的千兆網項目(1)
朽月
2020-07-07 00:27:42
國產EDA工具Robei與Quartus ii聯合使用(及在Rrobei設計中一些小技巧)
千歌叹尽执夏
2020-07-06 23:12:39
15年後重新使用FPGA
JohnCage
2020-07-06 13:05:55
FPGA的異步復位與同步復位
凌云望远
2020-07-08 03:50:33
FPGA學習筆記---二進制碼、獨熱碼、格雷碼分析對比
qq_511386807
2020-07-07 11:27:29
一鍵清理Quartus工程編譯垃圾
qq_511386807
2020-07-07 11:27:28
關於FPGA時序約束的學習筆記-時序模型的分析
福利屯屯草
2020-07-07 07:39:04
ZYNQ 之PS 和PL 互聯技術之AXI
weiweiliulu
2020-07-07 01:27:27
基於ZYNQ的千兆網項目(3)
朽月
2020-07-07 00:27:42
基於ZYNQ的千兆網項目(2)
朽月
2020-07-07 00:27:42
Verilog的基本語法
模塊是設計的基本單元,在Verilog中包括行爲建模(用於綜合和仿真)和結構建模(用於綜合) 在Verilog中,begin和end充當了C語言中大括號的角色,在這兩個關鍵詞之間是程序的內容部分; 模
enjoymylinux
2020-07-06 20:27:16
一個價值百萬的BUG
知之不如行之
2020-07-06 20:06:42
system verilog
时光-易逝
2020-07-06 05:28:18