標題第一章：EDA概況
1.EDA發展階段
1.早期電子CAD階段
20世紀70年代，EDA技術發展初期，利用計算機，二維圖形編輯與分析的CAD工具，完成佈局佈線等高度重複性的繁雜工作。
2.20世紀80年代，出現了低密度的可編程邏輯器件（PAL_Programmable Array Logic和GAL_Generic Array Logic），相應的EDA開發工具主要解決電路設計沒有完成之前的功能檢測等問題。
3.電子設計自動化（EDA）階段
20世紀90年代，可編程邏輯器件迅速發展，出現功能強大的全線EDA工具。具有較強抽象描述能力的硬件描述語言（VHDL,Verilog HDL）及高性能綜合工具的使用，使過去單功能電子產品開發轉向系統級電子產品開發 （SOC_System On a Chip：單片系統，或片上系統集成）
開始實現“概念驅動工程”（Concept Driver Engineering CDE）
EDA的定義
廣義範圍：
半導體工藝設計自動化
可編程器件設計自動化
電子系統設計自動化
印刷電路板設計自動化
仿真與測試，故障診斷自動化
形式驗證自動化
狹義範圍：
以大規模可編程邏輯器件爲設計載體，以硬件描述語言爲系統邏輯描述的主要表達方式，以計算機，大規模可編程器件的開發軟件及實驗開發系統爲設計工具，自動完成用軟件方式描述的電子系統到硬件系統的邏輯編譯，邏輯化簡，邏輯分割，邏輯綜合及優化，佈局佈線，邏輯仿真，直至完成對於特定目標芯片的適配編譯，邏輯映射，編程下載等工作，最終形成專用集成芯片的技術。
1.2 傳統設計方法和EDA方法的區別
傳統設計方法的缺點：
*1.設計依賴於手工和經驗
*2.設計依賴於現有的通用元器件
*3 設計後期的仿真和調試
*4 自下而上設計思想的侷限
*5 設計實現週期長，靈活性差，耗時耗力，效率低
EDA 設計方法：
自上而下（Top-Down）
將數字系統的整體逐步分解爲各個子系統和模塊，若子系統規模較大，則還需要將子系統進一步分解爲更小的子系統和模塊，層層分解，直至各子系統關係合理，並便於邏輯電路級的設計和實現爲止。
傳統設計方法與EDA方法的區別：
*1 描述方式不同
傳統設計方法採用電路圖爲主，EDA設計方法以硬件描述語言爲主
*2 設計手段不同
傳統設計方法以手工設計爲主；EDA爲自動實現。其方案驗證與設計，系統邏輯綜合，佈局佈線，性能仿真，器件編程等均由EDA工具一體化完成。傳統設計方法基於電路板，EDA基於芯片。
可編程邏輯器件 --> 芯片設計 --> 電路板構成 --> 電子系統
1.3EDA技術的主要內容
實現載體：大規模可編程器件（PLD_Programmable Logic Device）
描述方式：硬件描述語言（HDL_Hard descripation Lauguage）VHDL,Verlog HDL等
設計工具：開發軟件，開發系統
硬件驗證：實驗開發系統
大規模可編程邏輯器件
FPGA_Field Programmable Gates Array
CPLD_Complex Programmable Logic Device
主流公司：Xilinx，Altera，Lattice
FPGA/CPLD顯著優點：
開發週期短，投資風險小，產品上市速度快，市場適應能力強，硬件修改升級方便。
硬件描述語言HDL_Hardware Description Language
VHDL:IEEE標準，系統級抽象描述能力較強
Verilog: IEEE標準，門級開關電路描述能力較強
ABLE:系統級抽象描述能力差，適合於門級電路描述
EDA軟件
集成化的開發系統（半導體器件廠商）：
Altera 公司：Quartus II,Max II系列
Xilinx 公司：ISE,Foundation，Aillance系列
Lattice公司 ：ispDesignEXPERT 系列
AMD:
TI:
特定功能的開發軟件：綜合軟件和仿真軟件
Mentor Graphics：
Cadence Design System
Synopsys
Viewlogic Systems
Protel
可編程邏輯器件設計流程：
CPLD與FPGA對比
- FPGA爲SRAM工藝，掉電後信息丟失，須外加專用配置芯片。上電時，專用配置芯片把數據加載懂啊FPGA中。FPGA功能可在運行時動態配置，實時改變邏輯功能，靈活性強。CPLD程序下載後掉電後不丟失，不需要外接配置芯片。
- CPLD的安全性更高。由於配置芯片的存在，FPGA的保密性比CPLD差，邏輯數據有可能被讀取。
- 工藝決定裏CPLD是有一定的擦寫次數限制的，而FPGA在實際使用中幾乎無配置次數的限制。
- 由於工藝難度的差異，CPLD一般集成度較低，大多爲幾千門或幾萬門的芯片規模，做到幾十萬已經很困難。而FPGA基於SRAM工藝，集成度更高，最新的FPGA產品已經近千萬門規模。
- CPLD更適合完成複雜的組合邏輯，如編，譯碼的工作。FPGA更適合複雜的時序邏輯。FPGA更適合觸發器豐富的邏輯結構，CPLD適合於觸發器有限但與或關係豐富的邏輯結構。
- CPLD一般比FPGA的功耗高
CPLD與FPGA的選擇
- 一般組合邏輯多的電路設計採用CPLD，時序控制複雜的電路採用FPGA;
- 根據電路複雜程度，邏輯資源是否能夠用進行選擇，需要資源多，FPGA一般更經濟；
- 資源需求少，如僅僅擴展IO，簡單通信，控制，保護等，選擇CPLD；
- 信號處理，數據處理，圖像處理，複雜控制電路多采用FPGA