READ指令
（1）READ指令用來初始化一個觸發讀存儲到一個被激活的行上。變量BA1,BA0用來選擇bank，A0-A9用來選擇在bank中的列，A10決定是否使用auto precharge。如果選擇了auto precharge，該行在讀操作結束之後變爲precharge；如果沒有選擇auto precharge，該行在結束讀操作之後爲隨後的存取保持激活狀態。
開啓READ 指令的時鐘和使能信號如圖所示：
（2）在讀觸發期間，從列地址的輸入到可用的數據輸出之間的
延時稱作Read Latency(RL)；RL=CL+AL。
下圖所示的是READ Latency的具體情況：
對應的三幅圖分別是RL=3(AL=0,CL=3)、RL=4(AL=1,CL=3)、RL=4(AL=0.CL=4)的情況。
其中，DO n表示的是對應於第n列地址的數據信號。
這裏，BL=4，故在DO n之後有三個連續的數據輸出。
在READ指令下，DQ,DQS,DQS#均爲輸出信號。DQS,DQS#伴隨着輸出數據被DDR2 SDRAM驅動，最初的DQS的LOW狀態和DQS#的HIGH狀態是由READ開頭控制的，結束的DQS的HIGH狀態和DQS#的LOW狀態是由最後一個數據元素輸出結束控制的。
（3）READ觸發可以被連續執行，後來的READ指令的輸出數據可以跟前一個READ指令連續，即新的READ指令輸出的第一個元素可以跟隨在前一個READ指令的最後一個輸出元素後。需要滿足的條件是新的READ指令在前一個READ指令執行至少BL/2個時鐘週期之後執行。
連續的讀出數據如下圖所示：其中，DO n表示的是對應於第n列地址的數據信號。
這裏，BL=4，故在DO n之後有三個連續的數據輸出。
這裏，BL=4，故在DO n之後有三個連續的數據輸出。
（4）當BL=4時，DDR2 SDRAM的讀傳輸不允許被中斷或截短。一旦BL=4，讀指令操作必須完成完整的讀觸發。然而，READ操作（auto precharge失效情況即A10=LOW）且BL=8時，有可能可以被其它READ觸發中斷或截短。只有當中斷髮生在上一個READ指令正好傳輸了4n個數據的情況下才能被其它READ觸發中斷或截短。下圖所示的是BL=8（auto precharge失效情況即A10=LOW）時，被其它READ觸發中斷或截短，此時上一個READ指令正好傳輸了4個數據。新的READ指令auto precharge可以有效也可以無效（A10爲LOW和HIGH都可以）。
（5）DDR2 SDRAM在做READ with auto precharge（當A10=HIGH）操作時裝換到其它命令的延時如下表所示：
（6）READ指令後接PRECHARGE指令
當auto precharge失效的情況下，READ指令後可跟隨一個PRECHARGE指令。下圖分別爲BL=4,BL=8兩種情況下READ指令後跟隨一個PRECHARGE指令的情況。在相同的bank中READ指令後跟隨PRECHARGE的延時爲AL+BL/2+tRTP-2個時鐘週期。
當READ指令執行時，如果A10=HIGH，表示READ指令裏包含auto precharge功能。該DDR2 SDRAM在tRAS(min)和tRTP滿足的情況下之後的（AL+BL/2）個時鐘週期的上升沿開始執行AUTO PRECHARGE操作。如果tRAS(min)在該上升沿的到來的時候不滿足條件，AUTO PRECHARGE操作開始的點必須延遲直到tRAS(min)滿足條件。如果tRTP(min)在該上升沿的到來的時候不滿足條件，AUTO PRECHARGE操作開始的點必須延遲直到tRTP (min)滿足條件。在任何情況下，內部的precharge不可能早於在上一個4-bit完成之後的兩個時鐘週期內開始。
下圖表示的是READ指令裏不包含auto precharge（A10=LOW）功能的時候，從READ指令到PRECHARGE指令的延時爲AL+BL/2+Trtp-2個時鐘週期。需要注意的是，在圖中BL=4,AL=0。如果tRAS的最小值被滿足，PRECHARGE指令僅在T6時刻被應用。
圖中針對tAC和tDQSK最大最小的兩種情況分別給出了DQ的最後時序圖。
下圖表示的是READ指令裏包含auto precharge（A10=HIGH）功能的時候的時序。需要注意的是，在圖中BL=4,AL=1,CL=3。DDR2 SDRAM 內部推遲auto precharge直到tRAS(min)和tRTP(min)均被滿足。
圖中針對tAC和tDQSK最大最小的兩種情況分別給出了DQ的最後時序圖。
（7）READ操作後WRITE操作
來自任何READ觸發的數據必須傳送完成，才能允許隨後的WRITE觸發。如下圖所示：
(圖中BL=4,CL=3,AL=2,RL=CL+AL=5,WL=CL+AL-1=RL-1=4)
（8）下圖中描述的是x16的數據輸出時序，包括tDQSQ和tQH和數據有效的採樣點（即能被採樣的範圍）
需要注意的是，
a,在DQS轉換之後的DQ數據的轉換定義了tDQSQ的時間窗。tDQSQ來自於每個DQS的時鐘上升沿並且不能累計時間，tDQSQ開始於DQS的傳遞，結束於最後一個DQs可用的傳遞。
b,tQH是由tHP定義的：tQH=tHP- tQHS，而tHP指的是當一個bank處於激活狀態的時候，半個時鐘週期。
c,數據有效的採樣點的範圍是tQH-tDQSQ
（9）
