在quartus中寫完代碼，爲了驗證我們寫的是否正確，一般都需要編寫test bench腳本進行仿真，但是由於我的粗心，老是出現窗口啥也沒有的情況，大概總結了有以下幾種情況。
1、我們在test bench中例化的模塊沒有設置成頂層文件
2、例化模塊時，忘記給這個模塊取個名字
3、test bench中沒有寫時間 `timescale 1ns/1ns
4、如果編譯通過了，仿真時遇到Error: E:/intelFPGA/18.0/modelsim_ase/win32aloem/vlog failed.這種情況大部分原因是代碼中，變量的使用在其聲明之前！切記：一定要聲明變量之後再使用，否則，仿真就會報這種錯誤，我在這個問題上花了2小時才知道的。
5、仿真文件的頂層模塊名沒有設置正確而導致報圖1所示的錯誤：
圖1
那麼請根據下圖中的說明設置好，再進行仿真
譬如我這裏的testbench文件是Arc_interpolation_top_tb.v文件，那麼就把它的路徑添加進去，再把Top level module in test bech處填寫成下圖所示的模塊名字（Arc_interpolation_top_tb）即可。
目前就發現這幾種情況。
如果仿真彈出這樣的框，說明你已經開了一個仿真窗口，先關掉之前的窗口，就可以進行目前的仿真操作了
