時鐘線（scl）高電平時，如果有沿產生，sda,上升沿起始，下降沿停止，因此，傳數據時，時鐘線高電平，sda保持穩定，低電平數據變化。
I2C簡單說明
發表評論
所有評論
還沒有人評論，想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章
Spartan-6 -XC6SLX9/Verilog 數字鐘
module digitalclk( input clk,//時鐘 input reset,//復位 input set_m,//分鐘調時
時鐘線（scl）高電平時，如果有沿產生，sda,上升沿起始，下降沿停止，因此，傳數據時，時鐘線高電平，sda保持穩定，低電平數據變化。
module digitalclk( input clk,//時鐘 input reset,//復位 input set_m,//分鐘調時