PS Power-On/Off Power Supply Sequencing
建議的上電順序爲VCCPINT，然後是VCCPAUX和VCCPLL，然後PS VCCO提供（VCCO_MIO0，VCCO_MIO1和VCCO_DDR）
以實現最小電流消耗並確保I / O上電時爲3態。
在上電序列中，要求將PS_POR_B輸入置爲GND。直到VCCPINT，VCCPAUX和VCCO_MIO0達到最低操作級別，才能確保PS eFUSE完整性。有關PS_POR_B時序要求的其他信息，請參閱“復位”。
推薦的掉電順序與上電順序相反。
如果VCCPAUX，VCCPLL和PS VCCO電源（VCCO_MIO0，VCCO_MIO1和VCCO_DDR）具有相同的建議電壓電平，則它們可以由相同的電源供電並同時斜坡上升。
Xilinx建議使用與VCCPAUX相同的電源爲VCCPLL供電，並帶有一個可選的鐵氧體磁珠濾波器。
在掉電期間，VCCPINT達到0.80V之前至少需要滿足以下四個條件之一：
PS_POR_B輸入置爲GND，PS_CLK輸入的參考時鐘被禁用，VCCPAUX低於0.70V，或VCCO_MIO0低於0.90V。
必須保持該條件，直到VCCPINT達到0.40V以確保PS eFUSE完整性。
對於VCCO_MIO0和VCCO_MIO1的3.3V電壓：
•VCCO_MIO0 / VCCO_MIO1和VCCPAUX之間的電壓差不得超過2.625V
每個電源開/關週期的持續時間都比TVCCO2VCCAUX長，以保持設備的可靠性水平。
•TVCCO2VCCAUX時間可以在通電和斷電斜坡之間以任意百分比分配。
PL Power-On/Off Power Supply Sequencing
PL的建議上電順序爲VCCINT，VCCBRAM，VCCAUX，VCCAUX_IO和VCCO，以實現最小消耗電流，並確保上電時I / O處於3態。
推薦的掉電順序與上電順序相反；
如果VCCINT和VCCBRAM具有相同的建議電壓電平，則兩者可以由相同的電源供電並同時斜坡上升。
如果VCCAUX，VCCAUX_IO和VCCO具有相同的建議電壓電平，則它們可以由相同的電源供電並同時斜坡上升。
對於HR I / O bank和配置bank 0中的3.3V VCCO電壓：
•對於每個電源打開/關閉週期，VCCO和VCCAUX之間的電壓差不得超過2.625V，且其長度不得超過TVCCO2VCCAUX，以保持器件的可靠性。
•TVCCO2VCCAUX時間可以在通電和斷電斜坡之間以任意百分比分配。
爲實現GTX收發器的最小電流消耗，建議的上電順序爲VCCINT，VMGTAVCC，VMGTAVTT或VMGTAVCC，VCCINT，VMGTAVTT。
沒有建議對VMGTVCCAUX進行排序。 VMGTAVCC和VCCINT均可同時斜坡上升。
推薦的斷電順序與上電順序相反，以實現最小電流消耗。
如果不滿足這些建議的順序，則在通電和斷電期間，從VMGTAVTT汲取的電流可能會高於規格。
在VCCINT之前爲VMGTAVTT供電時並且VMGTAVTT – VCCINT> 150 mV，VCCINT <0.7V，
在VCCINT上升期間，每個收發器的VMGTAVTT電流消耗可以增加50 mA。
電流消耗的持續時間最長可達0.3 x TVCCINT（從GND到VCCINT的90％的斜坡時間）。
反之亦然。
對於未顯示的耗材，沒有建議的順序。
PS和PL電源完全獨立。
PS電源（VCCPINT，VCCPAUX，VCCPLL，VCCO_DDR，V
CCO_MIO0和VCCO_MIO1）可以在任何PL電源之前或之後通電。
PS和PL電源區域隔離，以防止損壞。
參考資料：DS191