一、前言
題目和結果鏈接：
常用電路Multisim仿真——數字芯片74LS74構建分頻器設計：
（1）一片運放搭建方波振盪電路，頻率 20 KHz，誤差 0.1 KHz，幅度 3 V，誤差 5%；
（2）74LS74 數字芯片搭建四分頻電路，把 20 KHz 方波轉變爲 5 KHz 方波，誤差 0.1 KHz，幅度 1 V，誤差 5%；
（3）一片運放搭建積分電路，分頻後的 5 KHz 方波進入 積分電路能變成三角波，頻率 5 KHz，誤差 0.1 KHz，幅度 1 V，誤差 5%；
（4）一片運放搭建同相加法電路， 5 KHz 方波 和 5 KHz 三角波疊加，頻率 5 KHz，誤差 0.1 KHz，幅度 2 V，誤差 5%；
（5）一片運放搭建低通濾波電路，疊加波形濾波得到正弦波，頻率 5 KHz，誤差 0.1 KHz，幅度 3 V，誤差 5%；
（6）每一級的輸出阻抗爲 600 歐姆，實際測試前通知該項目不測，不需要考慮阻抗問題。
二、仿真電路
1、產生 20 KHz、3V方波。
2、四分頻得到 5 KHz 方波，幅度 1 V
3、5 KHz、1 V 三角波
積分電路，前文還沒涉及，先不講，這部分也是常用電路，非常重要，很難設計參數達到滿意的波形，如下圖，積分得到的三角波尖峯無衝擊，上升和下降近似爲直線，波形不失真。
如下圖所示爲一典型失真，在方波的上升沿和下降沿處積分得到的三角波有很大的尖峯脈衝，實物製作時可能更加明顯。
如下圖，除了明顯的尖峯脈衝外，三角波的上升階段凸起，下降階段凹陷。
如下圖（圖片摘自網絡），仿真沒有問題時也可能做出的實物會有尖端脈衝，所以在設計參數時不僅需要計算合適的多組RC時間常數，還需要根據需要從計算的數據中選擇合適的R值和C值，一般先確定C值，再確定R值。
如下圖所示情況一般爲振盪幅度太大且偏置電壓不對，可以調節偏置電壓擡升信號，增大電容或者電阻來降低振盪幅度。
4、同向加法，頻率 5 KHz，幅度 2 V
5、有源二階低通濾波器得到正弦波，頻率 5 KHz，幅度 3 V
通過 2V 的疊加波濾波得到 3V 的正弦波，這就要求濾波器既能濾波，還能放大。
三、結果
