去面試的時候，人家問我芯片附近放置的電容是多少？我說是0.1uF,他又問我，爲什麼選取0.1uF,我說參考別人的原理圖，大部分都是這麼做的，他又問我，爲什麼是0.1uF???而不是0.01uF?或1uF，有什麼理論依據嗎？問的我啞口無言。
回去後，我在網上搜了一下，發現了一篇好的文章鏈接如下：http://www.21ic.com/jichuzhishi/analog/questions/2013-12-05/197635.html，也不知道這是不是原始的鏈接。
先來看看電容，電容的作用簡單的說就是存儲電荷。我們都知道在電源中要加電容濾波，在每個芯片的電源腳放置一個0.1uF的電容去耦。等等，怎麼我看到要些板子芯片的電源腳旁邊的電容是0.1uF的或者0.01uF的，有什麼講究嗎。要搞懂這個道道就要了解電容的實際特性。理想的電容它只是一個電荷的存儲器，即C。而實際製造出來的電容卻不是那麼簡單，分析電源完整性的時候我們常用的電容模型如下圖所示。
圖中ESR是電容的串聯等效電阻，ESL是電容的串聯等效電感，C纔是真正的理想電容。ESR和ESL是由電容的製造工藝和材料決定的，沒法消除。那這兩個東西對電路有什麼影響。ESR影響電源的紋波，ESL影響電容的濾波頻率特性。
我們知道電容的容抗Zc=1/ωC，電感的感抗Zl=ωL,( ω=2πf),實際電容的復阻抗爲
Z=ESR+jωL-1/jωC= ESR+j2πf L-1/j2πf C。可見當頻率很低的時候是電容起作用，而頻率高到一定的時候電感的作用就不可忽視了，再高的時候電感就起主導作用了。電容就失去濾波的作用了。所以記住，高頻的時候電容就不是單純的電容了。實際電容的濾波曲線如下圖所示。
然後，又看了一下，網易公開課的麻省理工公開課：電路和電子學，徹底理解了，
參見上圖，我們想要的最好的濾波效果是在“谷”底，就是曲線凹進去的尖尖，在這個尖尖的時候，濾波效果做好，當我們的芯片IC內部的邏輯門在10-50Mhz範圍內執行的時候，芯片內部產生的干擾也在10-50Mhz,（比如51單片機），仔細看上圖的曲線，0.1uF電容 （有兩種，一種是插件，一種是貼片）的谷底剛好落在了這個範圍內，所以能夠濾除這個頻段的干擾，但是，看清楚，是但是，當頻率很高的時候（50-100Mhz），就不是那麼回事了，這個時候0.1uF電容個濾波效果就沒有0.01uF好了，以此類推，頻率再高，選用的濾波電容的量級還要變小，具體怎麼參考呢?參考如下
DC-100K 10uF以上的鉭電容或鋁電解
100K-10M 100nF(0.1uF)陶瓷電容
10M-100M 10nF(0.01uF)陶瓷電容
>100M 1nF(0.001uF)陶瓷電容和PCB的地平面與電源平面的電容
所以，以後不要見到什麼都放0.1uF的電容，有些高速系統中這些0.1uF的電容根本就起不了作用。
哎，早知道這些東西就不會被鄙視了！！！
面試完之後，又和麪試我的大牛討論了一下他的模擬電路學習的方法，他說的大概的意思就是:1.保持一顆好奇心，儘可能的刨根問底，不懂的多在論壇上問一問，2.多看看拆機視頻，看看別人怎麼設計的,
這次面試的收穫很大很大，勝過這幾年的那些所謂的那些“經驗”.寫此文紀念一下，同時也感謝那位大牛的指點
————————————————
版權聲明：本文爲CSDN博主「cyfhan」的原創文章，遵循 CC 4.0 BY-SA 版權協議，轉載請附上原文出處鏈接及本聲明。
原文鏈接：https://blog.csdn.net/cyfhan/article/details/45102261